JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT
В JTAG мы знаем все!
«... Мы говорим JTAG, подразумеваем — ТЕСТ,
мы говорим ТЕСТ, подразумеваем — JTAG!»

Разработка тестов граничного сканирования (JTAG)

JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT

Компания JTAG.TECT на протяжении многих лет специализируется на разработке компьютерных программ в технологии граничного сканирования (JTAG), предназначенных для структурного тестирования исправности монтажа печатных плат, внутрисхемного программирования и конфигурирования смонтированных на них микросхем ПЛМ и FPGA и прожига микросхем флэш-памяти. Мы обладаем многолетним опытом работы на большинстве известных в мире системных JTAG-платформ:

Мы предлагаем нашим заказчикам исчерпывающе широкий диапазон услуг по разработке JTAG-тестов и их прогону как непосредственно у заказчика, так и на производственных линиях контрактного производителя заказчика:

  • экспертные консультации по выбору системной платформы, в наибольшей степени соответствующей техническим и экономическим требованиям заказчика, включая:
    1. сравнительный анализ затрат на приобретение той или иной конфигурации JTAG-платформы, ее поддержку или аренду, а также на обучение персонала;
    2. описание степени удобства в использовании при разработке JTAG-тестов и их прогоне;
    3. влияние применения той или иной JTAG-платформы на время выхода изделия заказчика на рынок.
  • разработку программ JTAG-тестирования «под ключ», обеспечивающих максимальный уровень покрытия неисправностей наряду с приемлемым для заказчика уровнем затрат;
  • сопровождение программ JTAG-тестирования заказчика на всех этапах жизни печатных плат — от начала их проектирования, в процессе производства и до поддержки на объекте эксплуатации, что обеспечивает максимально полный возврат вложенных инвестиций, выдающееся качество плат и систем заказчика, а также высокую конкурентоспособность фирмы заказчика на рынке электроники;
  • оборудование стендов JTAG-тестирования операционной оболочкой JTAG Manager, предоставляющей исчерпывающий диагностический сервис на русском языке при прогоне программ JTAG-тестирования на любой из JTAG-платформ.

Мы обеспечиваем нашим заказчикам разработку высококачественных программ JTAG-тестирования со 100%-ной поддержкой следующих международных стандартов:

  • IEEE 1149.1 — цифровой стандарт JTAG-тестирования;
  • IEEE 1149.4 — аналоговый и гибридный стандарт JTAG-тестирования;
  • IEEE 1149.6 — расширенный стандарт JTAG-тестирования для дифференциальных цепей;
  • IEEE 1532 — стандарт внутрисхемного программирования ISC.


Разрабатываемые нами программы JTAG-тестирования и внутрисхемного программирования для Ваших печатных плат включают в себя следующие типовые этапы:

  • тест инфраструктуры и целостности ГС-цепочки печатной платы;
  • тесты межэлементных связей и целостности проводников печатной платы;
  • тесты связей между отдельными платами через кросс-платы или соединительные кабели для блоков и узлов;
  • тесты правильности монтажа микросхем памяти печатных плат любых производителей и всех применяемых типов: SRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, SODIMM, SORDIMM, I2C, ЭППЗУ;
  • кластерные тесты отдельных фрагментов печатной платы, не содержащих ГС-компонент, включая цифровые буферы и формирователи, аналоговые компоненты и каскады, светодиоды, переключатели и разъемы;
  • внутрисхемное программирование микросхем ПЛМ, ЭППЗУ и I2C;
  • внутрисхемное конфигурирование микросхем FPGA;
  • внутрисхемный прожиг микросхем флэш-памяти всех типов: NAND, NOR, PCM.

Для оценки возможности разработки программ JTAG-тестирования для Ваших плат и уровня их тестопригодности нам необходимо получить от Вас электронной почтой следующие материалы:

  • cхему предполагаемой для тестирования печатной платы в формате PDF;
  • список всех цепей схемы (netlist) в любом формате;
  • список всех элементов схемы в любом формате.

Эти данные позволят нам не только оценить тестопригодность Вашей схемы, но и предоставить Вам предварительную детальную оценку возможного уровня JTAG-тестового покрытия для Вашей платы, а также дать Вам рекомендации по увеличению уровня тестового покрытия.


English

NEWS-рассылка


Скачать БЕСПЛАТНО
JTAG-систему onTAP
на 30 дней!

Отзывы о нас

Новости JTAG-Test

Август 2017.
Новые возможности в JTAG Manager Ver.4.X.
Интерактивное окно "Вид тестируемой ПП".
26.04.2017 г.
Ценовая революция в JTAG Manager.
22.04.2013 г.
Мы рады информировать наших друзей,
что исправленная редакция монографии д-ра Ами Городецкого
«ВВЕДЕНИЕ В ТЕХНОЛОГИИ JTAG И DFT. ТЕСТИРОВАНИЕ В ТЕХНОЛОГИЯХ ГРАНИЧНОГО СКАНИРОВАНИЯ И ТЕСТОПРИГОДНОЕ ПРОЕКТИРОВАНИЕ»
вышла в издательстве PALMARIUM ACADEMIC PUBLISHING, GERMANY. Книгу можно приобрести здесь.
Или через наш сайт, с небольшой скидкой.
Пишите на info@jtag-test.ru
07.05.2012 г.
Мы с удовольствием сообщаем нашим читателям и подписчикам, что в немецком академическом издательстве Palmarium в Саарбрюккене, Германия, вышла в свет монография д-ра Ами Городецкого «Введение в технологии JTAG и DFT. Тестирование в технологиях граничного сканирования и тестопригодное проектирование», 2012, Palmarium Academic Publishing, Germany, ISBN 978-3-8473-9324-5.

Новости JTAG-Test

26.04.2017 г.
Ценовая революция в JTAG Manager.
08.08.2013 г.
Выложена для скачивания обновленная версия (4965) бесплатного графического поисковика Test Fault Locator.
07.08.2013 г.
Выложена для скачивания обновленная версия (4942) бесплатного графического поисковика Test Fault Locator.
22.04.2013 г.
К сайту подключена новая страница с описанием нашего нового программного продукта Test Fault Locator.
22.04.2013 г.
Мы рады информировать наших друзей,
что исправленная редакция монографии д-ра Ами Городецкого
«ВВЕДЕНИЕ В ТЕХНОЛОГИИ JTAG И DFT. ТЕСТИРОВАНИЕ В ТЕХНОЛОГИЯХ ГРАНИЧНОГО СКАНИРОВАНИЯ И ТЕСТОПРИГОДНОЕ ПРОЕКТИРОВАНИЕ»
вышла в издательстве PALMARIUM ACADEMIC PUBLISHING, GERMANY. Книгу можно приобрести здесь.
Или через наш сайт, с небольшой скидкой.
Пишите на info@jtag-test.ru
08.07.2012 г.
К сайту подключена новая страница с описанием нашего нового программно-аппаратного продукта JTAG Overseer
07.05.2012 г.
Мы с удовольствием сообщаем нашим читателям и подписчикам, что в немецком академическом издательстве Palmarium в Саарбрюккене, Германия, вышла в свет монография д-ра Ами Городецкого «Введение в технологии JTAG и DFT. Тестирование в технологиях граничного сканирования и тестопригодное проектирование», 2012, Palmarium Academic Publishing, Germany, ISBN 978-3-8473-9324-5.

Пресс-релизы

Разработан, произведен и полностью доступен новый аппаратный модуль JEMIO-LVDS — эффективное дополнение к модулю JEMIO. В полной конфигурации модуль JEMIO-LVDS обеспечивает 36 LVDS-входных каналов и 36 LVDS-выходных каналов, плюс 2 TTL I/O канала и может быть соответственно конфигурирован по желанию пользователя. Подробности см. здесь.
Разработан, произведен и полностью доступен новейший модуль для кластерного JTAG-тестирования цепей miniPCI. В полной конфигурации модуль JEM_MiniPCI-T III обеспечивает тестирование 83-х PCI и резервных каналов, 33-х линий земли и питания, а также нескольких конфигурируемых петлевых соединений. Подробности см. здесь.
Разработан, произведен и полностью доступен новейший модуль для тестирования памяти типа UDIMM (DDR3 Unbuffered DIMM). Примеры модулей памяти DDR3 — MT18JSF25672AZ — 2GB, MT18JSF51272AZ — 4GB. Подробности — см. здесь.


 

Карта сайта | О нас | Услуги | Софт & хард | JTAG-Библиотека | Партнеры и заказчики | Поддержка | onTAP | Контакты | Монография
Написать вебмастеру
© JTAG.ТЕСТ, 2009.
Все права защищены.