JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT
В JTAG мы знаем все!
«... Мы говорим JTAG, подразумеваем — ТЕСТ,
мы говорим ТЕСТ, подразумеваем — JTAG!»

Тестирование файлов BSDL

JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT

Разработчики микросхем, снабженных структурами граничного сканирования (JTAG), получают файлы BSDL для своих микросхем как один из результатов процесса автоматизированного синтеза аппаратной структуры микросхем вообще и структуры JTAG — в частности. Как правило, файлы BSDL находятся в свободном доступе через интернет, хотя бывают и досадные исключения. Файлы BSDL, наряду с описанием связей между элементами схемы (netlist), являются одними из немногих входных файлов, необходимых для всех автоматизированных систем генерации тестов JTAG.

Файлы BSDL, будучи описаниями структур JTAG соответствующих микросхем, также нуждаются в тестировании. В большинстве случаев их тестирование — забота изготовителей микросхем, хотя иногда это приходится делать и разработчикам схемотехники, желающим быть уверенными в том, что используемые ими файлы BSDL адекватно описывают структуру JTAG данной микросхемы.

Физический уровень тестирования файлов BSDL предназначен для проверки соответствия содержащихся в них описаний действительной полупроводниковой структуре JTAG данной микросхемы.

Компания JTAG.TECT специализируется на тестировании и верификации файлов BSDL для микросхем СБИС, SOC, ASIC и других на синтаксическом, семантическом и физическом уровнях. В процессе физического тестирования файлов BSDL выполняются следующие типовые тестовые этапы:

  • Тестирование содержимого регистра идентификации (РИ) и команды IDCODE
  • Тестирование функции Capture-IR и длины регистра команд (РК)
  • Тестирование длины регистра граничного сканирования (РГС)
  • Тестирование функции регистра обхода (РО)
  • Тестирование функции сброса /TRST
  • Тестирование максимального значения частоты синхросигналов ТСК
  • Тестирование выполнения команд PRELOAD/EXTESTдля каждого контакта ввода-вывода микросхем в соответствии с описанием их функций JTAG в файле BSDL
  • Выполнение теста инфраструктуры на большинстве известных в мире системных JTAG-платформ:

При обнаружении неточностей или ошибок в файлах BSDL в них вносятся исправления и тестирование ИС выполняется снова.

Кроме того, выполняются следующие тесты для каждого контакта ИС:

  • тестирование встроенных в ИС резисторов pull-up/pull-down для каждого контакта;
  • тестирование допусков напряжений для каждого контакта, т.е. зависимости между допустимым интервалом напряжений, объявленным разработчиком или изготовителем ИС, и действительным JTAG-функционированием каждого из контактов ИС.
BSDL_Validation

English

NEWS-рассылка


Скачать БЕСПЛАТНО
JTAG-систему onTAP
на 30 дней!

Отзывы о нас

Новости JTAG-Библиотеки

22.04.2013 г.
Мы рады информировать наших друзей,
что исправленная редакция монографии д-ра Ами Городецкого
«ВВЕДЕНИЕ В ТЕХНОЛОГИИ JTAG И DFT. ТЕСТИРОВАНИЕ В ТЕХНОЛОГИЯХ ГРАНИЧНОГО СКАНИРОВАНИЯ И ТЕСТОПРИГОДНОЕ ПРОЕКТИРОВАНИЕ»
вышла в издательстве PALMARIUM ACADEMIC PUBLISHING, GERMANY. Книгу можно приобрести здесь.
Или — через наш сайт, с небольшой скидкой.
Пишите на info@jtag-test.ru
07.05.2012 г.
Мы с удовольствием сообщаем нашим читателям и подписчикам, что в немецком академическом издательстве Palmarium в Саарбрюккене, Германия, вышла в свет монография д-ра Ами Городецкого «Введение в технологии JTAG и DFT. Тестирование в технологиях граничного сканирования и тестопригодное проектирование», 2012, Palmarium Academic Publishing, Germany, ISBN 978-3-8473-9324-5.

Новости JTAG.ТЕСТ

08.08.2013 г.
Выложена для скачивания обновленная версия (4965) бесплатного графического поисковика Test Fault Locator.
07.08.2013 г.
Выложена для скачивания обновленная версия (4942) бесплатного графического поисковика Test Fault Locator.
22.04.2013 г.
К сайту подключена новая страница с описанием нашего нового программного продукта Test Fault Locator.
08.07.2012 г.
К сайту подключена новая страница с описанием нашего нового программно-аппаратного продукта JTAG Overseer

Пресс-релизы

Разработан, произведен и полностью доступен новый аппаратный модуль JEMIO-LVDS — эффективное дополнение к модулю JEMIO. В полной конфигурации модуль JEMIO-LVDS обеспечивает 36 LVDS-входных каналов и 36 LVDS-выходных каналов, плюс 2 TTL I/O канала и может быть соответственно конфигурирован по желанию пользователя. Подробности см. здесь.
Разработан, произведен и полностью доступен новейший модуль для кластерного JTAG-тестирования цепей miniPCI. В полной конфигурации модуль JEM_MiniPCI-T III обеспечивает тестирование 83-х PCI и резервных каналов, 33-х линий земли и питания, а также нескольких конфигурируемых петлевых соединений. Подробности см. здесь.
Разработан, произведен и полностью доступен новейший модуль для тестирования памяти типа UDIMM (DDR3 Unbuffered DIMM). Примеры модулей памяти DDR3 — MT18JSF25672AZ — 2GB, MT18JSF51272AZ — 4GB. Подробности — см. здесь.


 

Карта сайта | О нас | Услуги | Софт & хард | JTAG-Библиотека | Партнеры и заказчики | Поддержка | onTAP | Контакты | Монография
Написать вебмастеру
© JTAG.ТЕСТ, 2009.
Все права защищены.