JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT
В JTAG мы знаем все!
«... Мы говорим JTAG, подразумеваем — ТЕСТ,
мы говорим ТЕСТ, подразумеваем — JTAG!»

Колонка Ами Городецкого
«JTAG-тестирование»
в журнале «Компоненты и технологии» № 11.2011 г.

Сайт журнала «Компоненты и технологии»

Тестирование ICT: векторное или безвекторное?

Несмотря на мое намерение прервать на некоторое время обсуждение разнообразных сторон тестирования ICT, я все же решил посвятить еще одну колонку одному из таких аспектов. Дело в том, что в августовском номере журнала Evaluation Engineering я прочел статью двух ведущих специалистов по ICT-тестированию фирмы Teradyne, Алана Альби и Майкла Смита (Alan Albee, Michael J. Smith), что навело меня на мысль еще раз остановиться на сравнении характеристик векторных и безвекторных методов ICT-тестирования.

С той или иной степенью детализации эти методы уже упоминались в моих колонках и статьях [1,2], поэтому здесь мы лишь вкратце сосредоточимся на вопросе, вынесенном в заголовок: векторное или безвекторное? Иными словами, векторный ICT-тест запитанной платы с использованием цифровых тест-векторов, или безвекторное, в сущности — аналоговое, тестирование обрывов и непропаев как больших, так и не слишком больших ИС в незапитанной плате? Главным фактором, обуславливающим проблему выбора, является, как мы знаем [3], противоречие между всевозрастающей сложностью цифровых ИС, которая в значительной мере ориентируется на пользовательские запросы (СБИС, ASIC и т.д.), и ограниченными возможностями внутрисхемного тестирования для большинства тестеров ICT. Большинство современных ICT-тестеров попросту не в состоянии обеспечить точность напряжений и временных параметров, которые требуются для надежного и безопасного тестирования многих низковольтных и высокоскоростных компонентов.

Наряду с этим, методы безвекторных аналоговых измерений, предназначенные для обнаружения обрывов и ненадежных соединений, получают все большее распространение. Применение активных емкостных пробников с новыми программными алгоритмами делают подобное тестирование вполне приемлемым для использования на линиях монтажа ПП. У разработчиков ICT-тестов зачастую тривиально отсутствуют адекватные цифровые модели, необходимые для получения векторного теста, или нет времени на разработку такой модели, так что аналоговые безвекторные подходы могут быть вполне разумной альтернативой. Более того, ввиду очень высокой надежности используемых компонентов организаторы тестирования на участках монтажа ПП не проявляют былой заинтересованности в выполнении функциональных тестов, ограничиваясь структурным тестированием качества сборки.

Рассмотрим скрытые или не вполне очевидные затраты и ограничения при использовании тех или иных комбинаций векторного и безвекторного ICT-тестирования. Поскольку в обоих случаях доступ к тестируемым контактам должен быть непосредственным (хотя в некоторых случаях и непрямым), возможная ограниченность тестового доступа к ПП не должна быть предметом сравнения. При реализации безвекторного ICT-тестирования в игольчатый адаптер встраиваются дополнительные аппаратные средства (такие как пластины сенсоров — см. рис. 1 в [1]), которые должны быть точно размещены над каждой из тестируемых ИС, а в собственно ICT-тестер встраиваются усилитель сигнала и\или мультиплексор. Стоимость таких дополнительных аппаратных средств обычно находится в пределах 100–150 долларов, не включая стоимости механизма позиционирования пластин сенсоров над тестируемой ПП.

Стоимость адаптера возрастает еще больше при необходимости размещения пластин сенсоров с обеих сторон ПП. Размещение таких пластин снизу ПП вообще требует детальной проработки в системе CAD вертикальных составляющих положения пластин. Стоимость двусторонних адаптеров для безвекторного ICT-тестирования быстро возрастает с увеличением числа тестируемых обрывов, достигая порядка 2500 долларов для двадцати (!) обрывов. Игольчатые адаптеры для векторного ICT-тестирования [4] в подобных добавках не нуждаются, обходясь лишь точным монтажом контактных иголок.

Введение в адаптеры для безвекторного ICT-тестирования добавочных аппаратных средств неизбежно понижает надежность таких адаптеров, а возможная необходимость в замене пластин сенсоров может приводить к неточностям установки и, как следствие, к неверным указаниям на наличие неисправностей или неверным индикациям отсутствия неисправностей, а также к повреждению самой ПП. Иными словами, наличие пластин сенсоров обуславливает необходимость в дополнительном уровне обслуживания адаптеров и приводит к неоднозначности результатов тестирования. Всех этих проблем структуры векторного ICT-тестирования очевидно лишены.

Существенной особенностью безвекторного ICT-тестирования по сравнению с векторными подходами является время выполнения тестирования. Аналоговое тестирование обрывов обычно требует до 2 мсек для обнаружения одной неисправности. Время, затрачиваемое на цифровое векторное ICT-тестирование, зависит, разумеется, от числа подаваемых тест-векторов и скорости их подачи. Цифровое ICT-тестирование выполняется, как правило, при подаче тест-векторов на частоте 5 МГц (200 нсек на тест-вектор), и, таким образом, время подачи 10 000 тест-векторов на один тестируемый контакт занимает то же время, что и время тестирования одного обрыва емкостными методами.

При этом, конечно, не существует никаких ограничений для одновременной стимуляции множества тестируемых контактов при цифровом ICT-тестировании и снятия их реакций, т.е. производительность векторного ICT-тестирования практически несопоставима с безвекторными подходами. Например, выполнение обычного цифрового теста занимает 50 мкс и это время вообще говоря не зависит от количества тестируемых контактов. Аналоговое тестирование обрывов для 1000 контактов может занять до 2 сек, т.е. векторная производительность в 40-50 раз превышает безвекторную.

Теперь что касается ожидаемого уровня покрытия неисправностей при том и другом методах тестирования. Типичный уровень покрытия неисправностей при безвекторном ICT-тестировании составляет 85% с весьма широким коридором отклонений — от 20% и до практически 99%. Следует отметить, что целостность цепей питания при этом никогда не тестируется, так что в итоговые отчеты по уровню достигаемой тестопригодности эти цепи не входят.

Уровень покрытия неисправностей при векторном ICT-тестировании, как правило, очень высок, особенно при применении JTAG-методов, и может достигать 95%. В отличие от безвекторных методов, этот уровень никак не связан с геометрей ПП и узлов, точнее — почти никак не связан. Аналоговые безвекторные методы для получения тестов в основном используют так называемые методы обучения. Это означает, что итоговые отчеты по предполагаемому уровню тестопригодности содержат также неисправности, относительно которых программное обеспечение полагает, что они могут быть обнаружены. До тех пор, пока такая неисправность (обрыв) появится на ПП (или будет в реальности смоделирована) и будет обнаружена, невозможно с уверенностью утверждать, что эта неисправность обнаружима. Понятно, что это связано также с фальшивыми проходами или падениями моделируемого теста просто ввиду наличия в ПП разнообразных гальванических связей, которые трудно или невозможно скомпенсировать из-за ограниченности физического доступа.

Этой проблемы оценки ожидаемого уровня покрытия неисправностей совершенно не существует при векторном ICT-тестировании, особенно для современных тестеров, снабженных программными средствами моделирования неисправностей. Применение такого моделирования позволяет оценить ожидаемый уровень покрытия неисправностей с весьма высокой точностью задолго до завершения разработки самого теста, на этапе проектирования игольчатого адаптера.

Обеспечением пользователей ICT-тестеров необходимыми моделями ИС для их тестирования после монтажа на ПП занимается множество компаний, поставляя на рынок либо функционально-ориентированные тесты, либо JTAG-модели ИС. Такие средства, как BasicScan фирмы Teradyne, к примеру, предназначены для автоматической генерации цифровой модели ИС JTAG из ее файла BSDL. Тем не менее, доступности только цифровых моделей для ICT-тестирования современных цифровых компонентов совершенно недостаточно, поскольку в последнее время появились новые требования к электронике поддержки контактов тестеров ICT.

Низковольтные ИС, базирующиеся на логике 1 В и ниже, заметно отличаются от ИС восьмидесятых годов прошлого века, базировавшихся на логике 5 В и 3,3 В. Поскольку на многих ПП до сих пор применяются традиционные логические семейства ИС, ICT-тестеры должны быть в состоянии работать в диапазоне напряжений от -2,5 В и до 5,5 В. Напряжения программирования при этом должны соответствовать логике 0,8 В, а различия в логических уровнях, которые должны быть тестируемы, иными словами — различимы, образуют и вовсе уж узкое окно, равное 240 мВ (рис. 1).

Применение специализированных модулей для JTAG-тестирования разъемов DIMM/SODIMM

Рисунок 1.

Таким образом, точность как тестовой, так и измерительной систем ICT должна быть, по меньшей мере, в 10 (!) раз выше точности самой тестируемой ПП. Для выполнения любых функций, которые могут понадобиться при тестировании, цифровые контакты, поддерживающие указанные уровни напряжений, должны быть применимы для подачи тестов и снятия реакций, перевода контактов в состояние с высоким импедансом, должна иметься возможность эмулировать подтягивающие резисторы и резисторы, подключенные к «земле» и т.д. Все эти функции должны программироваться поконтактно, в противном случае разработка игольчатого адаптера, удовлетворяющего столь разнообразным требованиям к различным семействам ИС, значительно усложняется.

Понятно, что применение пониженных напряжений для питания современных ИС связано, в частности, с сокращением размеров собственно чипа и возможностей теплоотвода. По этой же причине во избежание нанесения ущерба ИС при тестировании должно строго контролироваться не только токовое потребление тестируемой ПП, но также и время кратковременной токовой перегрузки выходов тестируемых компонентов, или т.н. обратной загрузки (backdriving, [3]). Дело в том, что для обратной загрузки одних ИС может потребоваться до 600 мА для перевода выхода с низкого логического уровня на высокий без нанесения ущерба ИС, тогда как повреждение выходов других ИС даже при кратковременной подаче на них тока в 100 мА практически неизбежно. Одни ИС выдерживают обратную токовую перегрузку в течение нескольких миллисекунд, тогда как для других нипочем перегрузка, измеряемая микросекундами. Это практически означает, что программное обеспечение тестера ICT должно быть в состоянии управлять токами и временем обратной загрузки в сложной функции от структуры тестируемой схемы. Обратная загрузка выходов микросхем, выполняемая тестером ICT весьма кратковременно, нисколько этим выходам не вредит, что доказано более чем 20-летним успешным применением этой методики. Тем не менее, в случаях, когда обратной загрузки можно избежать, этим обычно не пренебрегают.

В заключение следует отметить, что аналоговые (гальванические) безвекторные методы ICT-тестирования обрывов в ПП обладают определенными преимуществами. Более всего они подходят для тестирования разъемов и тех ИС, которые по различным причинам невозможно тестировать цифровыми векторными методами. Векторные же высокопроизводительные ICT-системы обладают куда более высокой производительностью, сравнительно невысокой стоимостью игольчатых адаптеров, много более высокой надежностью аналоговых измерений и несравненно более высоким уровнем покрытия неисправностей.

Литература

  1. Новейший стандарт JTAG-тестирования: IEEE P1149.8.1.
  2. Новый стандарт JTAG-тестирования пассивных компонент IEEE P1149.8.1.
  3. Введение во внутрисхемное тестирование.
  4. Разработка программ внутрисхемного тестирования ICT и игольчатых адаптеров, поставка тестеров ICT Z18xx «под ключ».

Авторизоваться:

Логин (e-mail):
Пароль:
Регистрация / Забыли пароль?

КОЛОНКИ в ЖУРНАЛАХ
    · Тестирование и тестопригодное проектирование («КиТ» № 2, 2009)
    · Встроенные инструменты тестирования («КиТ» № 3, 2009)
    · Неисправность монтажа BGA — что делать? (Апрельские тезисы) («КиТ» № 4, 2009)
    · Стратегия тестирования: нужен ли нам JTAG? (Как убедить начальника) («КиТ» № 5, 2009)
    · JTAG на системном уровне и тестирование кросс-плат («КиТ» № 6, 2009)
    · Функциональное тестирование и эмуляция средствами граничного сканирования (JTAG) («КиТ» № 7, 2009)
    · Аспекты тестопригодности в файлах BSDL («КиТ» № 9, 2009)
    · Покрытие неисправностей и полнота JTAG-тестирования («КиТ» № 9, 2009)
    · JTAG-тестирование кластеров («КиТ» № 1, 2010)
    · Тестирование компонент памяти в технологии JTAG (1) («КиТ» № 2, 2010)
    · Тестирование компонент памяти в технологии JTAG (2) («КиТ» № 3, 2010)
    · Новый JTAG-стандарт IEEE 1149.7 («КиТ» № 4, 2010)
    · Прожиг флэш-памяти в протоколе JTAG («КиТ» № 5, 2010)
    · Новейший стандарт JTAG-тестирования: IEEE P1149.8.1 («КиТ» № 6, 2010)
    · Стандарт тестопригодного проектирования IEEE P1687 («КиТ» № 7, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (1) («КиТ» № 8, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (2) («КиТ» № 9, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (3) («КиТ» № 10, 2010)
    · Применение осциллографов для визуализации протокола JTAG («КиТ» № 11, 2010)
    · Дистанционное JTAG-тестирование («КиТ» № 12, 2010)
    · Кому понадобится новый стандарт IEEE 1687? («КиТ» № 01, 2011)
    · Взаимосвязь стандартов тестирования IEEE P1687 и IEEE 1149.7 («КиТ» № 02, 2011)
    · Техническая диагностика цифровых устройств («КиТ» № 03, 2011)
    · FPGA и ПЛИС в JTAG-тестировании («КиТ» № 04, 2011)
    · Система JTAG-тестирования onTAP («КиТ» № 05, 2011)
    · Внутрисхемное программирование и JTAG-цепочки («КиТ» № 06, 2011)
    · Снова о внутрисхемном тестировании ICT («КиТ» № 07, 2011)
    · Снова о внутрисхемном тестировании (продолжение) («КиТ» № 08, 2011)
    · Еще раз о внутрисхемном тестировании (окончание) («КиТ» № 09, 2011)
    · Тестирование ICT: векторное или безвекторное? («КиТ» № 11, 2011)
    · Введение в технологию IEEE Std. 1581 тестирования ЗУ (1) («КиТ» № 07, 2012)
    · Введение в технологию IEEE Std. 1581 тестирования ЗУ (2) («КиТ» № 08, 2012)




 

Карта сайта | О нас | Услуги | Софт & хард | JTAG-Библиотека | Партнеры и заказчики | Поддержка | onTAP | Контакты | Монография
Написать вебмастеру
© JTAG.ТЕСТ, 2009.
Все права защищены.