JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT
В JTAG мы знаем все!
«... Мы говорим JTAG, подразумеваем — ТЕСТ,
мы говорим ТЕСТ, подразумеваем — JTAG!»

Колонка Ами Городецкого
«JTAG-тестирование»
в журнале «Компоненты и технологии» № 10.2010 г.

Сайт журнала «Компоненты и технологии»

Материалы международной конференции по тестированию электроники ITC-2009 (3)

В нынешнем номере журнала мы завершим (просто нельзя объять почти необъятное ...) обсуждение обзора применения технологий JTAG Филиппа Гейгера (Philip Geiger) из Dell и Стива Бутковича (Steve Butkovich) из Cisco, начатое в моей колонке в предыдущем номере журнала.

Большинство респондентов на вопрос об использовании ими технологий JTAG для тестирования фрагментов ПП и отдельных ИС, не снабженных структурами JTAG [ПЭ.2008.№ 7], ответили утвердительно. Распределение применимости JTAG-тестов для таких устройств оказалось следующим:

А) простая комбинационная логика
Б) простая последовательностная логика
В) резисторы и резисторные сборки
Г) тест-кластеры для ЗУ SRAM и DRAM
Д) тестирование ИС флэш-памяти
   — 74%
— 66%
— 65%
— 80%
— 74%

Отдельно рассматривалось распределение ответов касательно тестирования разработчиками и изготовителями ПП JTAG-структур тех покупных компонентов, которые этими структурами оборудованы. Странно, что ответы распределились примерно поровну: 48% ответили, что они тестируют ИС JTAG, а 52% — что нет. Я был бы готов предположить, что группа «нет» будет значительно большей в силу доверия к поставщикам компонентов. Этого не происходит, как мы видим. 93 респондентам, ответившим положительно, был задан дополнительный вопрос о том, что именно они тестируют, выполняя тестирование ИС JTAG, и были получены следующие ответы:

  • полная верификация JTAG-структур;
  • косвенное тестирование JTAG-структур как составляющая JTAG-тестов ПП;
  • синтаксический контроль файлов BSDL;
  • тестирование JTAG-структур, которое требуют поставщики компонентов.
Вентиль XNOR

Рисунок 1.

Весьма воодушевляюще выглядит распределение ответов на вопрос «Сталкивались ли вы с какими-либо проблемами JTAG-тестирования на производственной линии в начале производства новых ПП?». 44% опрошенных никаких проблем с JTAG-тестированием не обнаружили, еще 40% заявили, что проблемы были минимальными, и лишь 16% пожаловались на наличие значительных проблем. Уровень удовлетворенности JTAG-тестированием, как мы видим, весьма высок, что связано как с возросшей квалификацией тест-операторов производственных линий, так и с поддержкой, оказываемой им контрактными разработчиками JTAG-тестов. Подробное распределение типов проблем, фигурировавших в ответах респондентов, показано на рисунке 2. Здесь зеленым обозначено отсутствие данной разновидности проблем при JTAG-тестировании, желтым — незначительные трудности, и красным — часто возникающие проблемы этой разновидности. Тремя основными из названных разновидностей проблем были, как можно видеть, следующие:

  • неверные или испорченные файлы BSDL (столбец Б);
  • наличие в схеме компонентов без JTAG-поддержки (столбец А);
  • низкий уровень тестопригодности схемы и печатной платы (столбец Д).
Вентиль XNOR

Рисунок 2.

К прочим трудностям при JTAG-тестировании были отнесены проблемы, связанные с аппаратным и программным обеспечением JTAG-тестера (столбец Е), проблемы, связанные с тестовыми стендами (столбец В), и недокументированные отклонения характеристик применяемых компоненов (столбец Г). Только с двумя из указанных типов проблем зачастую приходится смириться — это А и Г, поскольку при разработке схем ПП и подготовке их к производству и тестированию на эти проблемы влиять трудно или вовсе невозможно. Полное исключение или заметное ослабление влияния остальных из указанных проблем вполне возможно, и именно это мы постоянно обсуждаем в нашей рубрике.

Отвечая на вопрос о том, какие факторы препятствуют применению технологий JTAG при тестировании, 78% опрошенных назвали наличие слишком большого количества компонентов без JTAG-поддержки. Ответ выглядит несеръезным, т.к. мы уже неоднократно рассматривали в нашей колонке (например, в [КиТ.2009.№№ 4, 5]) ситуации, когда наличие даже одной ИС JTAG в схеме более чем оправдано для применения JTAG-тестов. На втором месте (49%) оказался ответ о невысоком уровне тестопригодности (DFT) схем, с чем я без труда готов согласиться. Еще 44% респондентов пожаловались на то, что не смогли получить файлы BSDL у поставщиков ИС, что часто является вполне реальной проблемой. И, наконец, 12% ответов были связаны с опасениями нарушения безопасности и возможными утечками секретности при применении технологий JTAG. Нужно признать, что уровень опасений такого рода даже ниже, чем можно было бы ожидать. Одно из связанных с такими опасениями и весьма перспективных направлений в современных разработках электроники называется DFS (Design-for-Security), т.е. проектирование с учетом требований безопасности, и одну из будущих колонок я намерен посвятить введению в эту тему ввиду тесной связи этой проблематики с технологиями JTAG.

Вторая группа респондентов, как указывалось в [КиТ.2010.№ 9], включала в себя разработчиков ИС, снабженных или не снабженных структурами JTAG, а также тест-инженеров, применяющих технологии JTAG для тестирования чипов. 100% опрошенных второй группы ответили, что как задания на разработку чипов, так и намерения самих разработчиков всегда направлены на применение технологий JTAG. Этот результат, вообще говоря, противоречит ощущениям многих респондентов первой группы, что при разработке чипов применимость технологий JTAG является чем-то второстепенным. Тем не менее, абсолютно все ответы утверждали, что структуры JTAG применяются в разработках при первой же возможности, а половина опрошенных указала, что применение технологий JTAG присутствует в их технических заданиях в явном виде.

Только 11% респондентов указали, что соображения экономии места на силиконовой пластине являются существенными при принятии решения о применимости JTAG-структур. Треть опрошенных (32%) полагают, что применимость технологий JTAG ограничена тем, что бывает невозможно выделить для их интерфейса 4 контакта в корпусе ИС. Интересно, что 24% ответов на вопрос об ограниченнной применимости технологий JTAG во второй группе (вдвое больше, чем в первой!) связаны с опасениями возможных утечек секретности при применении технологий JTAG.

Распределение областей применения ИС, которые разрабатывают и\или тестируют респонденты второй группы, показано на рисунке 3. Обозначения столбцов на этом рисунке следующие:

А — портативная и потребительская электроника;
Б — телекоммуникации (связь, передача данных, сети);
В — автомобильная электроника;
Г — офисное и бизнес-оборудование;
Д — медицинская электроника;
Е — разная;
Г — военная и аэрокосмическая электроника.

Неудивительно, что микросхемы для портативной и потребительской электроники лидируют среди прочих количественно. Интересно, однако, что столь заметное количество ИС этого сегмента рынка, весьма чувствительного к цене изделий, снабжаются структурами JTAG. Такое впечатление, что относительное увеличение стоимости ИС все же приводит, в конечном счете, к ощутимым экономическим выгодам в отношении продуктов этого сегмента, и поэтому вполне оправдано.

Ответы на естественный вопрос о том, каким образом респонденты второй группы тестируют JTAG структуры их микросхем, выглядят ожидаемыми. Все, разумеется, выполняют программное моделирование JTAG-структур, и все отдают себе отчет в том, что этого безусловно недостаточно, поскольку существует целый ряд проблем, требующих тестирования файлов BSDL на физическом уровне. Такие тесты предназначены для проверки соответствия описаний, содержащихся в файлах BSDL, действительной полупроводниковой структуре JTAG данной микросхемы (см., например, здесь). Только 41% респондентов сказали, что они занимаются подобным тестированием, и это естественным образом приводит к наличию файлов BSDL, не вполне соответствующих той силиконовой реальности, которую они призваны однозначно описывать.

Вентиль XNOR

Рисунок 3.

Отношение компаний-производителей ИС к конфиденциальности файлов BSDL также неоднозначно. Множество таких компаний свободно выставляют свои файлы BSDL на веб-сайты. К таким компаниям относятся, например, Altera, Xilinx, Intel, National, Freescale, Samsung и множество других — см. здесь . Однако почти пятая часть респондентов (19,2%) указала, что их компании рассматривают файлы BSDL как конфиденциальные документы. Примерами таких компаний являются Broadcom, Marvell, Fulcrum и т.д.

Респонденты второй группы подтвердили, что их внимание к применению JTAG-структур в стандарте IEEE 1149.6, предназначенном для поддержки тестирования дифференциальных цепей и известном также как Advanced EXTEST [ПЭ.2009.№ 1, ПЭ.2010.№ 5], в целом несколько меньше, чем их внимание к традиционному цифровому JTAG-стандарту IEEE 1149.1. Меньше половины опрошенных (40,7%) ответили, что вовсе не планируют применение структур 1149.6, тогда как треть (33,3%) уже сейчас широко применяют такие структуры, а остальные планируют внедрение этого современного JTAG-стандарта в ближайшее время — от полугода до трех лет. Нужно отметить, что наличие часто применяемых последовательных емкостей в дифференциальных цепях представляют собой обрыв для низкочастотных тестовых сигналов цифрового JTAG-тестирования, что и привело к поиску других решений для тестирования подобных цепей. Этот поиск завершился принятием в 2003 году международного стандарта, официальное название которого «IEEE Standard for Boundary-Scan Testing of Advanced Digital Networks», его полный текст можно найти, например, в разделе JTAG-Библиотека. Готовность более половины респондентов к применению стандарта 1149.6 выглядит весьма ободряюще, поскольку все системы разработки JTAG-тестов [ПЭ.2008.№№ 2, 3] давно поддерживают подобные структуры, а схемотехническая потребность в них весьма высока.

Авторизоваться:

Логин (e-mail):
Пароль:
Регистрация / Забыли пароль?

КОЛОНКИ в ЖУРНАЛАХ
    · Тестирование и тестопригодное проектирование («КиТ» № 2, 2009)
    · Встроенные инструменты тестирования («КиТ» № 3, 2009)
    · Неисправность монтажа BGA — что делать? (Апрельские тезисы) («КиТ» № 4, 2009)
    · Стратегия тестирования: нужен ли нам JTAG? (Как убедить начальника) («КиТ» № 5, 2009)
    · JTAG на системном уровне и тестирование кросс-плат («КиТ» № 6, 2009)
    · Функциональное тестирование и эмуляция средствами граничного сканирования (JTAG) («КиТ» № 7, 2009)
    · Аспекты тестопригодности в файлах BSDL («КиТ» № 9, 2009)
    · Покрытие неисправностей и полнота JTAG-тестирования («КиТ» № 9, 2009)
    · JTAG-тестирование кластеров («КиТ» № 1, 2010)
    · Тестирование компонент памяти в технологии JTAG (1) («КиТ» № 2, 2010)
    · Тестирование компонент памяти в технологии JTAG (2) («КиТ» № 3, 2010)
    · Новый JTAG-стандарт IEEE 1149.7 («КиТ» № 4, 2010)
    · Прожиг флэш-памяти в протоколе JTAG («КиТ» № 5, 2010)
    · Новейший стандарт JTAG-тестирования: IEEE P1149.8.1 («КиТ» № 6, 2010)
    · Стандарт тестопригодного проектирования IEEE P1687 («КиТ» № 7, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (1) («КиТ» № 8, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (2) («КиТ» № 9, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (3) («КиТ» № 10, 2010)
    · Применение осциллографов для визуализации протокола JTAG («КиТ» № 11, 2010)
    · Дистанционное JTAG-тестирование («КиТ» № 12, 2010)
    · Кому понадобится новый стандарт IEEE 1687? («КиТ» № 01, 2011)
    · Взаимосвязь стандартов тестирования IEEE P1687 и IEEE 1149.7 («КиТ» № 02, 2011)
    · Техническая диагностика цифровых устройств («КиТ» № 03, 2011)
    · FPGA и ПЛИС в JTAG-тестировании («КиТ» № 04, 2011)
    · Система JTAG-тестирования onTAP («КиТ» № 05, 2011)
    · Внутрисхемное программирование и JTAG-цепочки («КиТ» № 06, 2011)
    · Снова о внутрисхемном тестировании ICT («КиТ» № 07, 2011)
    · Снова о внутрисхемном тестировании (продолжение) («КиТ» № 08, 2011)
    · Еще раз о внутрисхемном тестировании (окончание) («КиТ» № 09, 2011)
    · Тестирование ICT: векторное или безвекторное? («КиТ» № 11, 2011)
    · Введение в технологию IEEE Std. 1581 тестирования ЗУ (1) («КиТ» № 07, 2012)
    · Введение в технологию IEEE Std. 1581 тестирования ЗУ (2) («КиТ» № 08, 2012)




 

Карта сайта | О нас | Услуги | Софт & хард | JTAG-Библиотека | Партнеры и заказчики | Поддержка | onTAP | Контакты | Монография
Написать вебмастеру
© JTAG.ТЕСТ, 2009.
Все права защищены.