JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT
В JTAG мы знаем все!
«... Мы говорим JTAG, подразумеваем — ТЕСТ,
мы говорим ТЕСТ, подразумеваем — JTAG!»

Колонка Ами Городецкого
«JTAG-тестирование»
в журнале «Компоненты и технологии» № 7.2012 г.

Сайт журнала «Компоненты и технологии»

Введение в технологию IEEE Std. 1581 тестирования ЗУ (1)

В моей колонке двухгодичной давности [1] уже вкратце упоминалась своеобразная технология тестирования микросхем памяти IEEE 1581, прежде всего SDRAM, в разработке которой принял участие целый ряд весьма серьезных компаний. Поскольку в июне 2011 года эта технология была наконец принята международным сообществом в качестве официального стандарта, мне показалось своевременным посвятить пару колонок журнала введению в эту примечательную и многообещающую технологию тестирования.

Стандарт 1581 определяет спецификацию протокола и правил реализации характеристик тестирования, поддерживающих весьма высокий уровень покрытия неисправностей и диагностики дефектов связности в ИС памяти, будь то в СнК (Система-на-кристалле), модулях, ПП или системах.

В принципе, этот стандарт тестирования предназначен для проектирования ИС, прежде всего — ИС ЗУ. для которых другие известные правила тестопригодного проектирования (DFT) неприменимы по тем или иным причинам. Стандарт 1581 не нуждается в дополнительных контактах на ИС, не предполагает использования сложных циклов доступа к ИС, обеспечивает более высокую скорость выполнения теста по сравнению с JTAG-тестом и требует наличия лишь небольшого набора тест-векторов.

Дело в том, что ИС ЗУ от поколения к поколению все более усложняются, что при их структурном тестировании создает значительные проблемы еще до перехода к их функциональному тесту. Обычный классический подход к тестированию ЗУ предполагает просто запись в ИС наборов предварительно сгенерированных тест-векторов, а затем считывании из нее содержимого по соответствующим адресам. Такие тесты называются кластерными JTAG-тестами памяти [3]. Их основными недостатками являются сравнительно длительное время выполнения и невысокий уровень диагностики неисправностей. Стандарт 1581 задуман и разработан, вообще говоря, как альтернатива структурному тестированию ПП, содержащих ИС ЗУ и другие сложные ИС, не поддерживающих тестирование в стандарте JTAG 1149.1, и, как дополнение к нему, обеспечивая высокий уровень тестового покрытия и диагностики схемных соединений для сложных СБИС, модулей, ПП и систем. Стандарт основан на встраивании в ИС ЗУ вентилей «исключающее ИЛИ», или XNOR (рис. 1). Применение именно таких вентилей вызвано стремлением минимизировать количество применяемых тест-векторов и максимизировать диагностическое разрешение при обнаружении дефектов монтажа ИС ЗУ на ПП.

Рис. 1. Вентиль XNOR

Рис. 1. Вентиль XNOR

Идея метода заключается во встраивании в ИС ЗУ некоей дополнительной структуры [1], на рис. 2 обозначенной блоком «Режим», позволяющей управлять переключением наружных контактов ИС ЗУ в двух режимах - обычном функциональном, как для микросхемы памяти, и в тестовом режиме. Для управления переключением режимов к ИС может добавляться еще один специальный контакт, хотя это и не обязательно, т.к. существуют методы переключения режимов и без введения такого дополнительного контакта, о чем мы поговорим далее. Как переключение режимов, так и работа в тестовом режиме должны происходить под управлением внешних по отношению к ИС ЗУ микросхем JTAG на тестируемой ПП, а сам тестовый режим должен представлять собой разновидность кластерного JTAG-теста.

На рис. 2 схематично показана концепция стандарта 1581 [1]. ИС ЗУ, поддерживающая 1581, полностью управляема со стороны некоторого JTAG-контроллера, функциональные особенности которого совершенно безразличны с точки зрения стандарта 1581. Это может быть микропроцессор, DSP, FPGA - что угодно, важно лишь, чтобы JTAG-управляемость ИС ЗУ с его стороны была полной. Шина адреса параллельно с ячейками памяти также постоянно подключена ко входам тестовых вентилей XNOR. Выходы вентилей XNOR, а также шина данных ячеек памяти ИС, коммутируются специальным блоком «Режим» на внешние контакты данных ИС ЗУ. Этот блок обычно представляет собой простую комбинационную функцию сигналов /WE и /CS без каких-либо особых доработок схемы ИС. При нормальном функционировании ИС ЗУ тестовая логика отключена и никак не связана с ячейками памяти. И напротив, в тестовом режиме массив ячеек памяти полностью блокирован от выходов (шины данных) ИС.

Рис. 2. Концепция стандарта 1581

Рис. 2. Концепция стандарта 1581

Структурные неисправности ПП (другими словами, неисправности монтажа), на обнаружение которых, собственно, и направлен кластерный тест ЗУ 1581, можно характеризовать следующим образом:

  • Наличие или отсутствие ИС на ПП
  • Ориентация ИС на ПП
  • Функциональность ИС
  • Большинство (но не все) короткие замыкания к соседним контактам ИС
  • Большинство (но не все) обрывы в сигнальных цепях адреса и данных

Замечательной особенностью структур стандарта 1581 является возможность выполнения теста и получения диагностической информации даже в том случае, когда некоторые сигнальные цепи между управляющей ИС JTAG и ИС 1581 неисправны. Тестирование связей между ИС JTAG и ИС DDR3 SDRAM или, в особенности, NAND-флэш с использованием функциональных циклов доступа, как в стандартном кластерном JTAG-тесте, может быть весьма затруднительным, если вообще выполнимым. Возможность обхода таких функциональных сложностей драматическим образом упрощает структурное тестирование ПП, делая его выполнимым даже в тех случаях, когда кластерный JTAG-тест неприменим, или его уровень диагностики совсем невысок.

Тест-векторы, таким образом, представляют собой входные воздействия на шине адреса, а выходные реакции ИС 1581 — выходные сигналы на шине данных той же ИС, которые очень просто сгенерировать исходя из вентильной XNOR-структуры микросхемы в обход массива ячеек памяти.

Стандарт определяет семь режимов тестирования, предназначенных для разных типов ЗУ. Одной из целей введения такого значительного числа режимов было обеспечение тестовой совместимости со старыми ИС. Имеется в виду, к примеру, некая новая SRAM ИС, полностью совместимая по функциям и контактам со старой, но содержащая тестовую поддержку в стандарте 1581. Другие цели заключаются в поддержке неволатильных ИС, флэш-EEPROM, к примеру, и даже в поддержке простых ПЗУ. Таким образом, режимы тестирования 1581 следующие:

  • Нефункциональная стимуляция (Non-functional stimulus (NFS))
  • Частотный режим (Clock frequency (CKF))
  • Заданные коды команд (Designated command codes (DCC))
  • Аналоговое включение (Analog level (ANL))
  • Условная инициализация при включении питания (Conditional power-up initiation (CPI))
  • Безусловная инициализация при включении питания (Default power-up initiation (DPI))
  • Синхронное управление чтением\записью (Simultaneous input/output (SIO))

Рассмотрим условия осуществления каждого из этих режимов тестирования. Метод нефункциональной стимуляции (NFS) предполагает запуск теста от внешнего импульса со специального контакта, определяемого разработчиком ИС. Это может быть относительно длинный импульс записи, значительно длиннее, чем при нормальном функционировании ИС. Если, например, используется сигнал разрешения записи /WE нефункциональной длины при удержании некоторых других контактов на определенных разработчиком ИС логических уровнях, что означало бы вход в режим тестирования, то выдача сигнала /WE функциональной длины означала бы при этом выход из тестового режима.

Если ИС 1581 имеет какой-то входной синхросигнал, то модуляция его частоты в определенных границах может использоваться как признак вхождения в тестовый режим, а вывод синхросигнала за эти рамки — как признак выхода из тестового режима, или наоборот. Такая ситуация называется частотным режимом (CKF).

При использовании метода заданных кодов команд (DCC) для организации входа в тестовый режим и выхода из него применяются функционально неиспользуемые входные коды команд. Здесь могут также применяться и дополнительные коды для выбора других тестовых функций, определяемых стандартом 1581. Для использования метода DCC требуется наличие по меньшей мере одного дополнительного контакта для входного кода команды.

Аналоговое включение (ANL) тестирования с ИС 1581 предполагает подачу на некоторый аналоговый вход и на определенное время нецифрового сигнала для запуска режима тестирования. Выход из этого режима определяется изменением сигнала на аналоговом входе непосредственно или через заранее заданный временной интервал. Этот метод можно рассматривать как единственный, подходящий для ИС 1581, имеющих только адресную входную шину, выходную шину данных и контакт выборки ОЕ, как, например, в ПЗУ. В ряде случаев метод можно считать очень подходящим для применения в сочетании с оборудованием, обеспечивающим тестовый контакт, типа касания иголками ICT, к примеру, для подачи соответствующего сигнала.

Условная инициализация при включении питания (CPI) предполагает, что если ИС 1581 снабжена таким режимом тестирования, то некоторый набор входных контактов будет удерживаться на определенных логических уровнях в течение заданного периода времени после включения питания, вводя, таким образом, микросхему в тестовый режим. К примеру, инициализация CPI может предполагать выдачу активного импульса записи сразу же после подачи питания в течение определенного интервала времени для ввода ИС 1581 в тестовый режим. По истечении этого интервала указанный импульс записи уже никак не будет влиять на ввод ИС в тестовый режим. Технология JTAG представляет собой наиболее предпочтительный метод управления микросхемами в стандарте 1581, но, как известно, запуск цепей JTAG не происходит немедленно после включения питания схемы [1], поэтому применение условной инициализации CPI совместно с JTAG для запуска теста требует тестопригодного проектирования схемы, хотя бы ради правильной организации импульса записи.

Безусловная инициализация тестового режима при включении питания (DPI) применяется только для волатильных ИС. Речь идет о том, что ИС входит в тестовый режим немедленно после подачи питания и остается в этом режиме до тех пор, пока ИС 1581 остается в неопределенном состоянии. Любой функциональный доступ к такой ИС, переводящий логику микросхемы в некое определенное состояние (запись, к примеру) приводит к выходу из тестового режима. Применение режима DPI может также предполагать повторный вход (или входы) в тестовый режим после того, как ИС уже побывала в функциональном режиме. Это добавляет гибкость в управлении тестированием схемы, однако требует, конечно, тщательной проработки параметров ее тестопригодности.

Последним в списке методов управления переключением режима тестирования ИС 1581 можно назвать синхронное управление чтением и записью (SIO). Применение этого метода основано на предположении, что обычно для обеспечения функциональности любой ИС контакты чтения и записи должны находиться в противоположных логических состояниях. В случае же использования метода SIO контакты управления чтением и записью находятся в одинаковых логических состояниях, как минимум в течение определенного периода времени, удерживая ИС 1581 в тестовом режиме. После возврата этих контактов к разнополярности происходит выход из ИС из тестового режима.

Литература

  1. Тестирование компонент памяти в технологии JTAG (2)
  2. Heiko Ehrenberg, Bob Russell — IEEE Std 1581 — A Standardized Test Access Methodology for Memory, 2011 International Test Conference
  3. Ами ГородецкийВведение в технологии JTAG и DFT. Тестирование в технологиях граничного сканирования и тестопригодное проектирование, Palmarium Academic Publishing, Germany, ISBN 978-3-8473-9324-5, 2012

Авторизоваться:

Логин (e-mail):
Пароль:
Регистрация / Забыли пароль?

КОЛОНКИ в ЖУРНАЛАХ
    · Тестирование и тестопригодное проектирование («КиТ» № 2, 2009)
    · Встроенные инструменты тестирования («КиТ» № 3, 2009)
    · Неисправность монтажа BGA — что делать? (Апрельские тезисы) («КиТ» № 4, 2009)
    · Стратегия тестирования: нужен ли нам JTAG? (Как убедить начальника) («КиТ» № 5, 2009)
    · JTAG на системном уровне и тестирование кросс-плат («КиТ» № 6, 2009)
    · Функциональное тестирование и эмуляция средствами граничного сканирования (JTAG) («КиТ» № 7, 2009)
    · Аспекты тестопригодности в файлах BSDL («КиТ» № 9, 2009)
    · Покрытие неисправностей и полнота JTAG-тестирования («КиТ» № 9, 2009)
    · JTAG-тестирование кластеров («КиТ» № 1, 2010)
    · Тестирование компонент памяти в технологии JTAG (1) («КиТ» № 2, 2010)
    · Тестирование компонент памяти в технологии JTAG (2) («КиТ» № 3, 2010)
    · Новый JTAG-стандарт IEEE 1149.7 («КиТ» № 4, 2010)
    · Прожиг флэш-памяти в протоколе JTAG («КиТ» № 5, 2010)
    · Новейший стандарт JTAG-тестирования: IEEE P1149.8.1 («КиТ» № 6, 2010)
    · Стандарт тестопригодного проектирования IEEE P1687 («КиТ» № 7, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (1) («КиТ» № 8, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (2) («КиТ» № 9, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (3) («КиТ» № 10, 2010)
    · Применение осциллографов для визуализации протокола JTAG («КиТ» № 11, 2010)
    · Дистанционное JTAG-тестирование («КиТ» № 12, 2010)
    · Кому понадобится новый стандарт IEEE 1687? («КиТ» № 01, 2011)
    · Взаимосвязь стандартов тестирования IEEE P1687 и IEEE 1149.7 («КиТ» № 02, 2011)
    · Техническая диагностика цифровых устройств («КиТ» № 03, 2011)
    · FPGA и ПЛИС в JTAG-тестировании («КиТ» № 04, 2011)
    · Система JTAG-тестирования onTAP («КиТ» № 05, 2011)
    · Внутрисхемное программирование и JTAG-цепочки («КиТ» № 06, 2011)
    · Снова о внутрисхемном тестировании ICT («КиТ» № 07, 2011)
    · Снова о внутрисхемном тестировании (продолжение) («КиТ» № 08, 2011)
    · Еще раз о внутрисхемном тестировании (окончание) («КиТ» № 09, 2011)
    · Тестирование ICT: векторное или безвекторное? («КиТ» № 11, 2011)
    · Введение в технологию IEEE Std. 1581 тестирования ЗУ (1) («КиТ» № 07, 2012)
    · Введение в технологию IEEE Std. 1581 тестирования ЗУ (2) («КиТ» № 08, 2012)




 

Карта сайта | О нас | Услуги | Софт & хард | JTAG-Библиотека | Партнеры и заказчики | Поддержка | onTAP | Контакты | Монография
Написать вебмастеру
© JTAG.ТЕСТ, 2009.
Все права защищены.