JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT
В JTAG мы знаем все!
«... Мы говорим JTAG, подразумеваем — ТЕСТ,
мы говорим ТЕСТ, подразумеваем — JTAG!»

Колонка Ами Городецкого
«JTAG-тестирование»
в журнале «Компоненты и технологии» № 7.2011 г.

Сайт журнала «Компоненты и технологии»

Снова о внутрисхемном тестировании ICT

Внутрисхемное тестирование, или ICT, в течение очень длительного времени, примерно с восьмидесятых годов прошлого века, лидирует как универсальный инструмент структурного тестирования ПП по результатам их монтажа. Применяемые при этом игольчатые адаптеры обеспечивают одновременный и непосредственный доступ к нескольким тысячам внутрисхемных цепей, в зависимости от ресурсов применяемого тестера ICT. Поскольку общей тенденцией современной электроники является применение ИС в корпусах BGA на многослойных ПП, это существенно ограничивает доступ к внутрисхемным цепям по сравнению с тем, как это было для ПП с односторонним монтажом дискретных компонентов и ИС в DIP-корпусах.

Применение технологий JTAG для структурного тестирования, как известно, в значительной степени компенсирует недостаток физического доступа к внутрисхемным цепям, создавая бесконтактную альтернативу тестирования даже тех цепей, которые доступны для иголок ICT. Такой подход, известный как JTAG на внутрисхемных тестерах ICT (JTAG-ICT), снискал в последние годы значительную популярность, объединяя преимущества обоих методов. Изначально целью JTAG-ICT было ускорение разработок тест-программ для ICT. В начале 90-х годов, к примеру, разработка ICT-теста для микропроцессора Intel 386 могла занимать недели, тогда как ICT-тест для JTAG-версии такой ИС можно получить в течение нескольких часов. Такое вторичное применение JTAG-тестов с высоким уровнем покрытия неисправностей существенно удешевляет их разработку для производственных линий и ускоряет выход изделия на рынок. Контрактные производители ПП обычно полагают, что вторичное применение JTAG-тестов для ICT экономит в среднем до 25% расходов при внутрисхемном тестировании.

Мало того, предварительный (еще до начала этапа разводки ПП) прогноз тестового покрытия неисправностей монтажа ПП и оптимизация распределения этого покрытия между JTAG-тестами и ICT-тестами позволяют минимизировать число площадок доступа для иголок ICT, существенно упрощая разводку ПП и удешевляя ее стоимость. Цель такого анализа — получение максимально возможного уровня тестового покрытия при комплексном подходе к тестированию правильности монтажа ПП, включающем как автономное JTAG-тестирование, так и тестирование ICT. Пример отчета по предварительному анализу тестопригодности ПП можно найти в [2]. Детальное изучение таких отчетов, вплоть до имен цепей и контактов, позволяет вовремя, во всяком случае задолго до начала разводки ПП, предпринять необходимые меры для увеличения или оптимизации ожидаемого тестового покрытия ПП [3]. Такие отчеты как правило содержат подробные рекомендации по оптимальному размещению контактных площадок для тестирования ICT в тех цепях, ожидаемый уровень JTAG-тестового покрытия в которых недостаточен или вовсе отсутствует, что существенно упрощает и удешевляет разводку ПП. Уменьшение числа иголок ICT, в свою очередь, понижает стоимость ICT-адаптера, и без того немалую, и сокращает время его изготовления.

При вторичном применении JTAG-тестов для ICT не требуется соблюдения никаких специфических правил тестопригодного проектирования [4], кроме тех, которые так или иначе непременно должны быть выполнены для успешной разработки любого JTAG-теста. Особое внимание должно быть уделено тщательному соблюдению всех требований атрибутов COMPLIANCE_PATTERNS и/или Design_Warning файлов BSDL для ИС JTAG, а также соответствующих указаний, содержащихся в технической документации этих ИС. Предварительно JTAG-тест для тестируемой ПП должен быть разработан и отлажен до его безусловной устойчивости на одной из существующих JTAG-систем. Разводку цепей ТСК тестируемой ПП необходимо выполнять как для чувствительных высокочастотных цепей. Этапы внутрисхемного программирования (ISP) и прожига ИС флэш-памяти и I2C также следует предварительно отладить. Для упрощения управления отдельными этапами тестирования большие и сложные этапы предпочтительно разбить на несколько более простых. Это даст возможность инженеру ICT без труда оптимизировать последовательности этапов тестирования в зависимости от структуры ICT-теста. Например, на производственной линии могут потребоваться лишь некоторые этапы тестирования вовсе без применения этапов внутрисхемного программирования, или же прожиг ИС флэш-памяти без их предварительного стирания (или без последующей верификации) в целях экономии времени.

Для упрощения ICT-адаптера количество JTAG-цепочек следует минимизировать. С другой стороны, отладка JTAG-теста и поиск неисправностей при его прогоне на тестере ICT существенно упрощаются, если JTAG-цепочки вовсе отсутствуют, т.е. тестер ICT имеет непосредственный доступ ко всем контактам контроллера ТАР каждой ИС схемы. Нахождение компромисса между этими двумя противоположными тенденциями требует тщательного взвешивания всех за и против.

С другой стороны, следует иметь в виду, что программное обеспечение всех JTAG-систем позволяет выполнять целый ряд отладочных и диагностических процедур, применение которых на тестерах ICT невозможно или экономически нецелесообразно. Простым примером таких процедур является пошаговый прогон тест-векторов на автономных JTAG-системах, расположенных на производственных линиях наряду с тестерами ICT. Дополнительным аргументом в пользу такого совмещения тестовых платформ является возможность переноса на JTAG-системы этапов прожига ИС флэш-памяти, занимающих много дорогостоящего времени тестеров ICT, а также стоимость автономных JTAG-систем, совсем невысокая по сравнению со стоимостью функциональных тестеров и тестеров ICT.

Необходимость в автоматизации процессов тестирования также является дополнительным доводом в пользу применения JTAG-ICT. Подключение тестируемой ПП к автономной JTAG-системе предполагает выполнение ряда ручных операций с кабелями контроллера JTAG, что может оказаться проблематичным в условиях массового производства или при недостаточной квалификации тест-операторов. Взаимодействие же с тестерами ICT давно и эффективно автоматизируется, такие тестеры являются естественной составной частью полностью автоматизированных линий сборки ПП. Применение JTAG-ICT, таким образом, оправдано для высокопроизводительных линий сборки ПП в тех случаях, когда требуются высокий и заранее обусловленный уровень покрытия неисправностей, автоматизированная диагностика, минимальное вмешательство оператора, автоматизация конвейера и, разумеется, совместимость имеющейся автономной JTAG-системы с имеющимся или доступным тестером ICT.

Несмотря на указанные преимущества JTAG-ICT для тестирования на линиях сборки ПП, совмещение именно таких двух тестовых методик пригодно не для любых ПП. В условиях мелкосерийного производства совмещение JTAG-систем с недорогими тестерами с летающими щупами (Flying probe) для тестирования резисторов и компонент, не поддерживающих JTAG-стандарт, может оказаться предпочтительным, а для крупносерийного производства недорогих ПП потребительской электроники наилучшим сочетанием с JTAG-системами может оказаться какой-либо простой анализатор производственных дефектов. JTAG-ICT — это наилучшее решение для тестирования на средне- и крупносерийных линиях монтажа сложных и дорогостоящих ПП с большой плотностью размещения компонент и ИС с высокой степенью интеграции.

Как указано в [1], обеспечение постоянного соответствия контактов тестера ICT иголкам адаптера тестируемой ПП не всегда возможно не всегда удобно, поскольку количество контактных площадок ICT для сложных ПП с очень большим числом цепей (скажем, c несколькими тысячами цепей) может намного превышать возможности самого тестера. В подобных ситуациях применяются так называемые мультиплексированные тестеры, оборудованные специальными переключательными матрицами, позволяющими адресовать одну и ту же пару «драйвер-сенсор» более чем к одной иголке. Несмотря на кажущуюся гибкость мультиплексированных тестеров ICT, разработка программ тестирования для них сталкивается со многими трудностями, прежде всего при автоматическом сопоставлении узлов тестируемых ПП с определенными иголками. При выборе тестера ICT необходимо учитывать, что мультиплексированные тестеры заметно дороже немультиплексированных и проектирование игольчатых адаптеров для них сложнее, поскольку следует принимать во внимание, чтобы несколько мультиплексированных иголок не использовались одновременно. Экономические соображения при таком выборе, как правило, превалируют, и решение зачастую принимается в ущерб потенциальной гибкости использования тестера.

При возможности обеспечения касания иголками ICT всех узлов тестируемой ПП можно, в принципе, достичь весьма высокого уровня тестового покрытия, близкого к 98%. Существует, однако, множество схемотехнических ограничений и проблем физического доступа [4], которые не позволяют на практике приблизиться к такому впечатляющему уровню. Одним из таких естественных ограничений при аналоговых измерениях являются конденсаторы с невысокими емкостями, сопоставимыми с емкостями измерительной системы. Точность подобных измерений на тестере ICT невелика, если измерения вообще возможны. Аналогичная проблема существует и при измерениях небольших индуктивностей, но в этом случае можно хотя бы убедиться в правильности их монтажа при проверке наличия проводимости.

В завершение еще раз приведем краткое сопоставление достоинств ICT-тестирования и присущих этому методу ограничений. Первым и безусловным преимуществом ICT-тестирования является то, что его использование позволяет обнаружить множество дефектов монтажа ПП сразу же после выхода платы с производственной линии, причем вначале — даже до первой подачи питания на тестируемую ПП. В некотором смысле ICT — это первая линия обеспечения качества монтажа ПП. Тесты коротких замыканий и обрывов, неверно смонтированных компонент, неверных номиналов пассивных компонент, развернутых в обратную сторону диодов, аналоговые тесты и измерения, разнообразные цифровые тесты, внутрисхемное конфигурирование ПЛМ и FPGA, прожиг ЭППЗУ и флэш-памяти, применение JTAG-тестирования — это лишь очень неполный перечень тестов, выполняемых при тестировании ICT. Пример типовой структуры тестовой программы ICT приведен в [5]. Уровень тестового покрытия такой программы весьма высок, а ее генерация в значительной степени автоматизирована. Диагностические возможности тестовых программ ICT позволяют быстро и эффективно локализовать неисправность монтажа ПП с точностью до контакта и узла даже при использовании персонала с невысокой квалификацией. Прогон тестовых программ ICT эффективен и недорог, а производительность таких стендов тестирования настолько высока, что они повсеместно используются на линиях крупно- и среднесерийного монтажа ПП.

К несомненным ограничениям применимости тестеров ICT следует отнести значительные начальные инвестиции на приобретение тестера, его установку и поддержку, расходы на разработку и изготовление игольчатых адаптеров, необходимость в квалифицированном анализе уровня тестопригодности схем ПП и оптимизации размещения иголок ICT, использование квалифицированных тест-программистов для разработки эффективных программ ICT-тестирования. Весьма распространенным, современным и экономически оправданным подходом к сбалансированному решению проблем такого рода являются контрактные отношения с фирмами (Test House), специализирующимися на тестировании ICT и JTAG [5].

Рисунок 1

Рисунок. Фрагмент структуры игольчатого адаптера ICT

Литература

  1. Введение во внутрисхемное тестирование.
  2. Анализ тестопригодности схем (Design-For-Testability).
  3. Покрытие неисправностей и полнота JTAG-тестирования.
  4. Тестопригодное проектирование и сравнительные характеристики внутрисхемного тестирования ICT.
  5. Разработка программ внутрисхемного тестирования ICT.

Авторизоваться:

Логин (e-mail):
Пароль:
Регистрация / Забыли пароль?

КОЛОНКИ в ЖУРНАЛАХ
    · Тестирование и тестопригодное проектирование («КиТ» № 2, 2009)
    · Встроенные инструменты тестирования («КиТ» № 3, 2009)
    · Неисправность монтажа BGA — что делать? (Апрельские тезисы) («КиТ» № 4, 2009)
    · Стратегия тестирования: нужен ли нам JTAG? (Как убедить начальника) («КиТ» № 5, 2009)
    · JTAG на системном уровне и тестирование кросс-плат («КиТ» № 6, 2009)
    · Функциональное тестирование и эмуляция средствами граничного сканирования (JTAG) («КиТ» № 7, 2009)
    · Аспекты тестопригодности в файлах BSDL («КиТ» № 9, 2009)
    · Покрытие неисправностей и полнота JTAG-тестирования («КиТ» № 9, 2009)
    · JTAG-тестирование кластеров («КиТ» № 1, 2010)
    · Тестирование компонент памяти в технологии JTAG (1) («КиТ» № 2, 2010)
    · Тестирование компонент памяти в технологии JTAG (2) («КиТ» № 3, 2010)
    · Новый JTAG-стандарт IEEE 1149.7 («КиТ» № 4, 2010)
    · Прожиг флэш-памяти в протоколе JTAG («КиТ» № 5, 2010)
    · Новейший стандарт JTAG-тестирования: IEEE P1149.8.1 («КиТ» № 6, 2010)
    · Стандарт тестопригодного проектирования IEEE P1687 («КиТ» № 7, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (1) («КиТ» № 8, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (2) («КиТ» № 9, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (3) («КиТ» № 10, 2010)
    · Применение осциллографов для визуализации протокола JTAG («КиТ» № 11, 2010)
    · Дистанционное JTAG-тестирование («КиТ» № 12, 2010)
    · Кому понадобится новый стандарт IEEE 1687? («КиТ» № 01, 2011)
    · Взаимосвязь стандартов тестирования IEEE P1687 и IEEE 1149.7 («КиТ» № 02, 2011)
    · Техническая диагностика цифровых устройств («КиТ» № 03, 2011)
    · FPGA и ПЛИС в JTAG-тестировании («КиТ» № 04, 2011)
    · Система JTAG-тестирования onTAP («КиТ» № 05, 2011)
    · Внутрисхемное программирование и JTAG-цепочки («КиТ» № 06, 2011)
    · Снова о внутрисхемном тестировании ICT («КиТ» № 07, 2011)
    · Снова о внутрисхемном тестировании (продолжение) («КиТ» № 08, 2011)
    · Еще раз о внутрисхемном тестировании (окончание) («КиТ» № 09, 2011)
    · Тестирование ICT: векторное или безвекторное? («КиТ» № 11, 2011)
    · Введение в технологию IEEE Std. 1581 тестирования ЗУ (1) («КиТ» № 07, 2012)
    · Введение в технологию IEEE Std. 1581 тестирования ЗУ (2) («КиТ» № 08, 2012)




 

Карта сайта | О нас | Услуги | Софт & хард | JTAG-Библиотека | Партнеры и заказчики | Поддержка | onTAP | Контакты | Монография
Написать вебмастеру
© JTAG.ТЕСТ, 2009.
Все права защищены.