JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT
В JTAG мы знаем все!
«... Мы говорим JTAG, подразумеваем — ТЕСТ,
мы говорим ТЕСТ, подразумеваем — JTAG!»

Колонка Ами Городецкого
«JTAG-тестирование»
в журнале «Компоненты и технологии» № 5.2011 г.

Сайт журнала «Компоненты и технологии»

Система JTAG-тестирования onTAP

Пятый номер журнала планируется к выходу накануне выставки «ЭкспоЭлектроника-2011», в рамках которой я буду проводить семинар и мастер-класс «Технологии тестирования JTAG и тестопригодное проектирование», поэтому колонку этого номера я решил посвятить обзору некоторых отличительных особенностей системы JTAG-тестирования onTAP фирмы Flynn Systems, вызывающей значительный интерес у российских пользователей.

Мастер-класс будет проводиться на базе именно этой системы в значительной степени потому, что программно-аппаратная система JTAG-тестирования onTAP [1] отличается простотой, дешевизной и удобством своих структур. На базе этой системы собираются стенды JTAG-тестирования, внутрисхемного программирования и прожига флэш-памяти в лабораторных условиях и на производственных линиях монтажа ПП. Система onTAP позволяет легко и без значительных затрат времени и средств разрабатывать, отлаживать и прогонять JTAG-тесты в стандартах IEEE 1149.1 и 1149.6 для тестирования как сканируемых ИС, так и вовсе не сканируемых, таких как ЗУ DDR2, DDR3, SRAM, I2C, а также программировать ПЛИС, FPGA и флэши любых типов (NAND, NOR, SPI, PCM и т.д.). Система предоставляет возможности обработки схем, выполненных более чем в 20 типах программ разработки (CAD), обеспечивая доступ к огромной библиотеке моделей кластеров, ЗУ различных типов и микросхем флэш-памяти. Отличительной особенностью системы onTAP является выходной формат каждого из выдаваемых ею тестов: классический формат SVF [2]. Наряду с прозрачностью и читаемостью структуры каждого теста, формат SVF существенно повышает гибкость применения JTAG-тестов, генерируемых системой onTAP, поскольку позволяет использовать их в любой другой JTAG-системе.

Система генерации JTAG-тестов построена как простой и интуитивно понятный графический интерфейс пользователя (ГИП) в виде 10 листаемых страниц блокнота, закладки которых показаны на рисунке 1. По мере выполнения этапов разработки теста метка соответствующей страницы меняет цвет с красного (неподготовленная страница) на желтый (при компиляции страницы возникли проблемы, которые следует устранить), а затем на зеленый (страница успешно скомпилирована). На большинстве страниц и экранов ГИПа встроены возможности контекстного поиска информации и подсказок, значительно ускоряющие обучение работе с системой для начинающих.

Прогноз фирмы Asset

Рисунок 1.

Как видно из самих заголовков страниц, этот ГИП позволяет в пошаговом интерактивном режиме в первых двух страницах Projects и Scan создать проект, установить соответствие ИС JTAG с файлами BSDL, автоматически или вручную, и выполнить синтаксический анализ файлов BSDL. Система по умолчанию размещает все ИС JTAG в одну цепочку, пытаясь автоматически упорядочить последовательность ИС в цепочке в соответствии с описанием каждой из цепей в списке цепей схемы (netlist). Если это не соответствует желанию разработчика теста, он всегда может вручную перекомпоновать JTAG-цепочки.

Страница Non-Scan представляет собой удобный браузер, позволяющий объявить соответствующие цепи схемы цепями питания (Pwr) или земли (Gnd). Это приводит к автоматической сортировке резисторов тестируемой схемы на резисторы, подключенные к шинам питания, и резисторы, подключенные «на массу», а также на JTAG-прозрачные резисторы. Кроме того, браузер этой страницы позволяет отобрать из списка компонент схемы не-JTAG компоненты, предназначенные для кластерного тестирования (буферы, трансиверы, логические элементы, резисторные сборки и т.д.), а также дифференциальные пары сигналов. На этой же странице выбираются ИС ЗУ, предназначенные для тестирования, а также ИС флэш-памяти и ЭСППЗУ. Все эти компоненты сопоставляются с соответствующими моделями, содержащимися в библиотеке системы onTAP.

Страница Jumpers предназначена для объявления наличия перемычек и прозрачных связей, не соответствующих описаниям в списке цепей схемы. Это могут быть изменения в схеме, петли на тестируемых разъемах и любые другие несоответствия списку цепей, вводимые в систему с помощью простого браузера цепей.

Страница Guards — это браузер ограничений, представляющий собой весьма дружественный интерфейс выбора внутрисхемных ограничений и условий, которые необходимо установить при разработке тех или иных тестов. К ним относятся, к примеру, стимуляция на некотором контакте (и подключенной к нему цепи схемы) константных значений 0 или 1 или чтение на контакте ожидаемых константных значений 0 или 1. Введение ограничений и условий посредством этого браузера, как и в других подобных системах, не автоматизировано и предполагает глубокое понимание тест-инженером топологии тестируемой схемы, составляющих ее элементов и сути разрабатываемого теста.

Страница Cluster предназначена для подбора из встроенных библиотек и модификации под конкретные особенности тестируемой ПП моделей кластеров, написанных в виде скриптов на детально структурированном языке тестового программирования DTS (Digital Test Syntax) системы onTAP. Этот С-образный язык программирования позволяет манипулировать переменными, функциями и конструкциями из групп контактов с целью разработки библиотечных моделей для кластерного JTAG-тестирования, а также тестирования ИС ЗУ и прожига ИС флэш-памяти и ЭСППЗУ. Библиотечные DTS-модели наиболее применимых компонент доступны через интернет и могут быть модифицированы в соответствии со спецификой тестируемой ПП на странице Cluster.

Использование DTS-моделей для кластерных тестов и очень простые способы их редактирования позволяет обеспечить переносимость таких моделей из одной тест-программы в другую, а гибкость и приспособляемость таких моделей дает возможность применять их в любых внутрисхемных ситуациях. Тест-скрипт на языке DTS разрабатывается для одиночных схемных элементов, без учета их внешних связей в той или иной схеме. Входные контакты схемных элементов описываются командами IL(<имя контакта>) — для обеспечения на нем «лог. 0», или IH(<имя контакта>) — для обеспечения на нем «лог. 1», а выходные соответственно командами ОL(<имя>) — при ожидании на нем «лог. 0», или ОH(<имя>) — при ожидании на нем «лог. 1». При компиляции DTS-модели в тестовый формат SVF система onTAP применяет специальную процедуру Virtual Pins, сопоставляющую КВВ тестируемого компонента со связанными с ним в схеме ПП контактами ИС JTAG. Например, чтобы обеспечить «лог. 0» на входном контакте CS некоторого схемного компонента в DTS-модели применяется команда IL(CS), а привязка к управляющему JTAG-контакту будет выполнена при компиляции этой модели со списком цепей тестируемой ПП.

Страница Testability обеспечивает разработчику JTAG-тестов подсказки, связанные с наличием в файлах BSDL ограничений тестопригодности (условия активизации режима JTAG для тех или иных ИС), которые следует непременно принять во внимание при разработке теста.

Страница установок Settings позволяет в рамках простого интерфейса выполнить множество установок для генерируемого JTAG-теста, задать варианты теста межэлементных связей (тест двунаправленных JTAG-цепей, тест резисторов, подключенных к шинам питания и резисторов, подключенных «на массу», тест коротких замыканий, обуславливающих промежуточный уровень сигнала — не лог. «1» и не лог. «0»), указать на использование или неприменение тех или иных JTAG-команд, включая команды EXTEST_PULSE и EXTEST_TRAIN для структур 1149.6, а также ряд других параметров.

Заключительная страница TestGen собственно генерации JTAG-тестов представляет собой удобный интерфейс детализации разрабатываемого теста, что позволяет грамотному тест-инженеру эффективно оптимизировать генерируемый тест по разнообразным параметрам, обеспечивая его стабильность и желаемый уровень покрытия неисправностей.

Полученные JTAG-тесты могут быть загружены и запущены через секвенсер тестовых этапов, позволяющий комбинировать выполнение любых наборов разработанных или импортированных тест-файлов SVF в любом заданном порядке, а также получать рапорты о прогоне теста и систематизированную диагностическую информацию.

Удобные и гибкие интерактивные средства отладки JTAG-тестов предоставляет браузер цепей схемы и контактов элементов (Nets). С его помощью можно весьма просто обеспечить на выбранных контактах ИС JTAG те или иные константные значения или состояния с высоким импедансом (разумеется, если характеристики JTAG-ячеек ИС это позволяют), выполнить команду SAMPLE для заданного контакта (возможность, следует заметить, достаточно уникальная), и даже задать выполнение для выбранной цепи схемы простой подпрограммы в виде скрипта на языке DTS.

Доступ к еще одному наглядному и гибкому средству отладки JTAG-тестов, прежде всего кластерных, предоставляет интерактивный графический интерфейс ProScan, обеспечивающий пошаговую визуализацию подачи на линии тестируемой схемы параллельных тестовых векторов, а также получаемых на этих линиях реакций на каждый отдельный бит каждого тестового вектора: как совпадающих с ожидаемыми, так и отличающихся от них (рисунок 2). Применение ProScan позволяет наблюдать за изменениями сигналов на контактах ИС в корпусе BGA, тем самым повышая полноту покрытия дефектов. Режим позволяет выполнять пошаговый или цикличный прогон теста с остановками в намечаемых контрольных точках, отображая результаты в форме, подобной экрану логического анализатора, и делая отладку JTAG-тестов совершенно необременительной.

Прогноз фирмы Asset

Рисунок 2.

Аппаратное обеспечение системы onTAP предельно простое и состоит лишь из одного кабеля USB, поставляемого в двух модификациях — для обеспечения одного JTAG-канала и двух независимых JTAG-каналов. Подключение этих кабелей к тестируемой плате выполняется посредством жгутов пользователя в соответствии с назначением контактов JTAG-разъемов тестируемой платы. Как однопортовый адаптер FS-9160, так и высокоскоростной двухпортовый адаптер FS-9165 подключаются к стандартному USB-порту ПК стандартным USB-кабелем типа А-А, запитываясь от этого порта, а к тестируемой ПП — либо отдельными проводами длиной 6 дюймов, что позволяет обойтись без переходных кабелей при любом несоответствии назначения контактов разъема тестируемой ПП, либо посредством стандартных плоских JTAG-кабелей фирм Xilinx или Altera. Назначение контактов порта плоского кабеля такое же, как в кабеле Xilinx Parallel Cable IV.

Как длина USB-кабеля, так и длина 6-дюймовых проводов могут быть удвоены по сравнению со стандартными длинами без ущерба качеству передаваемых JTAG-сигналов. Подключение к опорному напряжению тестируемой платы Vref позволяет обоим адаптерам автоматически настраивать уровни сигналов соответствующей JTAG-цепочки в диапазоне от 1,8 В до 5 В. Рабочая частота ТСК адаптера FS-9160 может настраиваться в диапазоне от 57 кГц до 6 МГц программируемыми ступенями величиной в 57 кГц, а рабочая частота ТСК адаптера FS-9165 может варьироваться в диапазоне от 280 кГц до 15 МГц программируемыми ступенями в 300 кГц. При необходимости получить рабочую частоту ТСК выше 15 МГц она может быть увеличена вдвое за один шаг — до 30 МГц. Оба USB-адаптера могут подключаться к запитанной тестируемой ПП без ее выключения. Производительность стенда JTAG-тестирования и прожига флэш-памяти на такой частоте может быть поднята на 30-50% по сравнению с теми же величинами для однопортового адаптера FS-9160, в зависимости от особенностей тестируемой схемы.

Литература

  1. Система разработки JTAG-тестов onTAP.
  2. Основной формат ввода тест-программ и тесты граничного сканирования.

Авторизоваться:

Логин (e-mail):
Пароль:
Регистрация / Забыли пароль?

КОЛОНКИ в ЖУРНАЛАХ
    · Тестирование и тестопригодное проектирование («КиТ» № 2, 2009)
    · Встроенные инструменты тестирования («КиТ» № 3, 2009)
    · Неисправность монтажа BGA — что делать? (Апрельские тезисы) («КиТ» № 4, 2009)
    · Стратегия тестирования: нужен ли нам JTAG? (Как убедить начальника) («КиТ» № 5, 2009)
    · JTAG на системном уровне и тестирование кросс-плат («КиТ» № 6, 2009)
    · Функциональное тестирование и эмуляция средствами граничного сканирования (JTAG) («КиТ» № 7, 2009)
    · Аспекты тестопригодности в файлах BSDL («КиТ» № 9, 2009)
    · Покрытие неисправностей и полнота JTAG-тестирования («КиТ» № 9, 2009)
    · JTAG-тестирование кластеров («КиТ» № 1, 2010)
    · Тестирование компонент памяти в технологии JTAG (1) («КиТ» № 2, 2010)
    · Тестирование компонент памяти в технологии JTAG (2) («КиТ» № 3, 2010)
    · Новый JTAG-стандарт IEEE 1149.7 («КиТ» № 4, 2010)
    · Прожиг флэш-памяти в протоколе JTAG («КиТ» № 5, 2010)
    · Новейший стандарт JTAG-тестирования: IEEE P1149.8.1 («КиТ» № 6, 2010)
    · Стандарт тестопригодного проектирования IEEE P1687 («КиТ» № 7, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (1) («КиТ» № 8, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (2) («КиТ» № 9, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (3) («КиТ» № 10, 2010)
    · Применение осциллографов для визуализации протокола JTAG («КиТ» № 11, 2010)
    · Дистанционное JTAG-тестирование («КиТ» № 12, 2010)
    · Кому понадобится новый стандарт IEEE 1687? («КиТ» № 01, 2011)
    · Взаимосвязь стандартов тестирования IEEE P1687 и IEEE 1149.7 («КиТ» № 02, 2011)
    · Техническая диагностика цифровых устройств («КиТ» № 03, 2011)
    · FPGA и ПЛИС в JTAG-тестировании («КиТ» № 04, 2011)
    · Система JTAG-тестирования onTAP («КиТ» № 05, 2011)
    · Внутрисхемное программирование и JTAG-цепочки («КиТ» № 06, 2011)
    · Снова о внутрисхемном тестировании ICT («КиТ» № 07, 2011)
    · Снова о внутрисхемном тестировании (продолжение) («КиТ» № 08, 2011)
    · Еще раз о внутрисхемном тестировании (окончание) («КиТ» № 09, 2011)
    · Тестирование ICT: векторное или безвекторное? («КиТ» № 11, 2011)
    · Введение в технологию IEEE Std. 1581 тестирования ЗУ (1) («КиТ» № 07, 2012)
    · Введение в технологию IEEE Std. 1581 тестирования ЗУ (2) («КиТ» № 08, 2012)




 

Карта сайта | О нас | Услуги | Софт & хард | JTAG-Библиотека | Партнеры и заказчики | Поддержка | onTAP | Контакты | Монография
Написать вебмастеру
© JTAG.ТЕСТ, 2009.
Все права защищены.