JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT
В JTAG мы знаем все!
«... Мы говорим JTAG, подразумеваем — ТЕСТ,
мы говорим ТЕСТ, подразумеваем — JTAG!»

Колонка Ами Городецкого
«JTAG-тестирование»
в журнале «Компоненты и технологии» № 2.2011 г.

Сайт журнала «Компоненты и технологии»

Взаимосвязь стандартов тестирования IEEE P1687 и IEEE 1149.7

Две колонки нашего раздела [1,2] уже были посвящены различным аспектам ожидаемого в скором времени стандарта тестопригодного проектирования IEEE P1687, а в колонке [3] мы впервые вкратце рассмотрели недавно вышедший JTAG-стандарт IEEE 1149.7. В нынешней колонке мне представляется своевременным обратить внимание читателей на тесные взаимосвязи и общее будущее применения этих двух стандартов.

Каждый из этих стандартов по отдельности, без сомнения, способен оказать значительное влияние на исследование характеристик, отладку и тестирование сложных СБИС, и прежде всего — наиболее современных из них трехмерных многоуровневых ИС (3-МИС). Совместное же их применение позволит кардинально увеличить производительность при изготовлении трехмерных чипов, снизить затраты на разработку тестов для них на различных уровнях их применения, от тестирования собственно чипа и многослойной упаковки чипов, до тестирования ПП, содержащих 3-МИС, а также сократить время выхода на рынок систем, построенных на базе таких ИС.

Активные разработки 3-МИС, вообще говоря, являются прекрасным подтверждением эмпирического закона Гордона Мура, которому уже 40 лет, предсказывающему удвоение числа транзиторов на кристалле каждые два года. Поскольку изготовление силиконовых структур с размерами ниже 90 нм сталкивается с массой проблем, носящих фундаментальный характер, многие изготовители СБИС справедливо полагают, что существенно проще и эффективнее делать трехмерные упаковки ИС, нежели двигаться в сторону их уплотнения в субмикронной геометрии. Именно это направление разработок СБИС и обуславливает удивительную актуальность новых стандартов IEEE 1149.7 и IEEE Р1687, предназначенных для анализа характеристик, отладки и тестирования сложных СБИС в процессе их производства, а также ПП со смонтированными на них 3-МИС.

На протяжении нескольких последних лет производители микросхем уже обладают возможностями использования встроенных в ИС инструментов для верификации и тестирования, работающими как бы изнутри наружу, а не наоборот, и охотно ими пользуются. Я имею в виду, прежде всего, встроенные структуры тестирования памяти и логики (BIST), а также встроенные структуры сканирования, включая, разумеется, структуры граничного сканирования или JTAG. Хорошим примером такого подхода является, в частности, технология фирмы Intel, называемая IBIST (Interconnect Build-In Self Test), предназначенная для следующего поколения чипов и чипсетов этой компании. Побудительным мотивом разработки технологий такого рода явилась все возрастающая неадекватность применения внешнего по отношению к СБИС тестового оборудования, основанного на применении зондов, такого как осциллографы, логические анализаторы, внутрисхемные тестеры (ICT), анализаторы производственных дефектов (МDА), тестеры с летающими щупами (Flying probe) и другие, предполагающие наличие физического контакта зондов или щупов с поверхностью чипа или ПП. Дело в том, что подобный физический контакт, особенно с силиконовой пластиной, может привести к заметному искажению верификации характеристик и результатов тестирования, или попросту сбить с толку тест-оператора в случаях, когда действительные неисправности затруднительно или попросту невозможно отличить от аномалий, вносимых наличием собственно физического контакта со щупом. Это, в сущности, давно известный физикам эффект влияния процесса и средств измерения на его результаты, неизбежно проявляющийся на субмикронных расстояниях. Очевидное решение проблемы заключается, конечно, в полном устранении физического контакта с тестовым оборудованием и во встраивании средств и инструментов тестирования непосредственно в сам чип, что и привело к началу активной разработки стандартов IEEE 1149.7 и IEEE Р1687 и их быстрому внедрению в структуры СБИС.

Среди прочих усовершенствований, вносимых новым стандартом 1149.7 в уже давно существующие JTAG-структуры стандарта1149.1, следует отметить возможность поддержки нескольких портов ТАР на одном чипе [3], что в обычной JTAG-структуре невозможно. Кроме того, такие новые возможности, как соединение отдельных портов ТАР в топологии «звезда» и разработка тестов межсвязей, покрывающих неисправности в межуровневых перемычках (Through-Silicon Via, TSV), или МУП, между отдельными чипами в трехмерных структурах, позволяют выполнять как индивидуальное тестирование отдельных чипов в упаковке 3-МИС на этапе ее производства, так и качество монтажа такой трехмерной СБИС на поверхности ПП.

Стандарт IEEE Р1687 также использует JTAG-структуры для осуществления физического доступа ко встроенным инструментам, размещаемым внутри чипа [1,2]. Происхождение таких инструментов (или IP) может быть каким угодно — поставщики чипов или IP, поставщики средств разработки чипов или собственные разработчики. Этот стандарт задуман как всеобщая основа для подключения, анализа, описания и применения любых встроенных в чипы инструментов, и обуславливает абсолютную (точнее - почти абсолютную) тестопригодность как каждого отдельного чипа в упаковке 3-МИС, так и трехмерных чипов в целом. Более того, структура Р1687 позволяет автоматизировать одновременное функционирование нескольких встроенных инструментов. Например, BIST тестирования логики или памяти может работать параллельно с внутрисхемным анализатором уровней напряжений.

Легко понять, какой необычно высокий уровень тестопригодности сложных СБИС может быть достигнут при одновременном размещении на них структур, поддерживающих оба упомянутых стандарта. В самом деле, возможность переноса тестов, уже отработанных на уровне ИС, на процессы тестирования содержащих эти ИС плат предоставляет огромные преимущества для производителей ПП и систем. До настоящего времени на каждом этапе разработки и производства ИС и систем анализ их характеристик, а также процессы подтверждения правильности разработок (валидации), отладки и тестирования развивались как бы независимо друг от друга. Применение структур, поддерживающих стандарты Р1687 и 1149.7, подразумевает возможность переноса и повторного использования готовых тестов ИС-1687 и ИС-1149.7 для тестирования содержащих их ПП и систем в течение всего их жизненного цикла.

В сущности эта идея — разработать стандарт, предполагающий повторное использование уже готовых тестов, или, другими словами, их портативность — легла в основу консенсуса специалистов самых разных направлений, составивших комитет по разработке стандарта Р1687. Здесь были разработчики и тест-инженеры чипов и ПП, разработчики программного обеспечения для проектирования электроники на различных уровнях, разработчики средств тестирования в протоколе JTAG, и разработчики систем. После проведения углубленного анализа возможных общих целей и задач проектируемого стандарта члены этого комитета сошлись во мнении, что именно возможность переноса готовых и портативных тестов с более низкого уровня системной иерархии на более высокий и должна стать целью разработки подобного стандарта [1]. Важной составляющей этого стандарта естественным образом является возможность написания моделей отдельных инструментов при помощи специального языка аппаратных описаний РDL. Должна быть создана возможность преобразования тест-векторов, разработанных на базе такого языка, в любые другие форматы, понятные и воспринимаемые описаниями структур более высокого уровня. Речь должна идти именно об алгоритмическом и автоматизированном преобразовании готовых тест-векторов, а не о разработке таких векторов заново на более высоком уровне иерархии системы.

Введение единой и стандартизованной платформы описания самых различных встроенных инструментов позволит решить еще одну весьма сложную проблему совмещения и обработки структур разнообразных IP, встраиваемых в современные СБИС. В ряде случаев число различных процессоров и блоков памяти, разработанных разными фирмами, для современных сложных и трехмерных упаковок 3-МИС может достигать 30 или 40, и из-за разрозненности форматов их описания организация удобоваримой базы данных для построения теста оказывается непосильной. В подобных случаях, как правило, принимается решение не заниматься тестированием вовсе, что, безусловно, снижает качество получаемых микросхем, а в случае 3-МИС может оказаться совершенно неприемлемым.

Начало в той или иной мере совместного применения стандартов Р1687 и 1149.7 способно привести как к пересмотру самого подхода к тестированию отдельных чипов, так и метода тестового доступа к ним. В самом деле, мы сегодня рассматриваем тестирование каждого отдельного чипа так, как будто он представляет из себя отдельную ИС, смонтированную на ПП, и стремимся вывести как можно больше (в пределах известных ограничений) функциональных контактов на край чипа с тем, чтобы сделать их доступными для тестового оборудования. Такой подход принципиально непригоден для тестирования трехмерных упаковок 3-МИС, поскольку в этом случае функциональные контакты чипов отдельных «этажей» становятся внутренними и недоступными для использования в качестве тестовых. Более того, желание организовать физический доступ к сотням таких контактов неизбежно приводит к необходимости введения в трехмерную структуру 3-МИС дополнительных сотен МУП, которые и сами по себе представляют значительный источник возможных неисправностей, так что их число в любом случае следует минимизировать.

Совместное применение стандартов Р1687 и 1149.7 может, вероятно, привести к тому, что тестовый доступ ко всем отдельным встроенным инструментам будет организован посредством двухконтактного интерфейса (контакты TMSС и ТСКС [3]), а данные и сигналы управления будут доставляться посредством некоторого пакетного протокола [4]. Двухконтактный интерфейс для 1149.7, который может быть выполнен посредством всего двух МУП, заходящих на каждый из чипов 3-МИС, обусловит тестовый доступ к любому числу контроллеров ТАР-1149.1 каждого отдельного чипа. Таких контроллеров ТАР-1149.1 на одном чипе, с параллельным соединением одинаковых сигналов, может быть и несколько. При помощи каждого из них можно будет осуществлять тестовый доступ ко всевозможным встроенным в отдельные чипы инструментам в стандарте Р1687. Архитектура тестового доступа такого типа позволит сократить всего до двух контактов тестовый интерфейс каждого чипа.

Программа тестирования 3-МИС, построенная на совместной базе структур Р1687 и 1149.7, будет представлять из себя, таким образом, определенную совокупность тестов отдельных встроенных инструментов, покрывающих как тестирование межсвязей между ними в пределах каждого чипа, так и тестирование связей между самими чипами, выполненных посредством МУП. Внешний протокол тестирования в JTAG-стандарте 1149.7 без труда воспринимается любой существующей системой разработки и прогона JTAG-тестов [5].

Промышленная адаптация новых стандартов тестирования, тем более таких сложных, несомненно потребует какого-то времени. Опыт, однако, свидетельствует о том, что введение подобных открытых стандартов (а эти — именно таковы) обеспечивает прекрасную основу для новых разработок, когда поставщики инноваций жестко конкурируют друг с другом за возможность первыми выйти на рынок с наиболее экономически эффективными решениями. У нас имеется возможность либо запастись терпением, либо принять участие в этой многообещающей гонке.

Литература

  1. Стандарт тестопригодного проектирования IEEE P1687
  2. Кому понадобится новый стандарт IEEE 1687?
  3. Новый JTAG-стандарт IEEE 1149.7
  4. Get Connected - keep in touch with the latest test technology
  5. Программное обеспечение прогона тест-программ граничного сканирования

Авторизоваться:

Логин (e-mail):
Пароль:
Регистрация / Забыли пароль?

КОЛОНКИ в ЖУРНАЛАХ
    · Тестирование и тестопригодное проектирование («КиТ» № 2, 2009)
    · Встроенные инструменты тестирования («КиТ» № 3, 2009)
    · Неисправность монтажа BGA — что делать? (Апрельские тезисы) («КиТ» № 4, 2009)
    · Стратегия тестирования: нужен ли нам JTAG? (Как убедить начальника) («КиТ» № 5, 2009)
    · JTAG на системном уровне и тестирование кросс-плат («КиТ» № 6, 2009)
    · Функциональное тестирование и эмуляция средствами граничного сканирования (JTAG) («КиТ» № 7, 2009)
    · Аспекты тестопригодности в файлах BSDL («КиТ» № 9, 2009)
    · Покрытие неисправностей и полнота JTAG-тестирования («КиТ» № 9, 2009)
    · JTAG-тестирование кластеров («КиТ» № 1, 2010)
    · Тестирование компонент памяти в технологии JTAG (1) («КиТ» № 2, 2010)
    · Тестирование компонент памяти в технологии JTAG (2) («КиТ» № 3, 2010)
    · Новый JTAG-стандарт IEEE 1149.7 («КиТ» № 4, 2010)
    · Прожиг флэш-памяти в протоколе JTAG («КиТ» № 5, 2010)
    · Новейший стандарт JTAG-тестирования: IEEE P1149.8.1 («КиТ» № 6, 2010)
    · Стандарт тестопригодного проектирования IEEE P1687 («КиТ» № 7, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (1) («КиТ» № 8, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (2) («КиТ» № 9, 2010)
    · Материалы международной конференции по тестированию электроники ITC-2009 (3) («КиТ» № 10, 2010)
    · Применение осциллографов для визуализации протокола JTAG («КиТ» № 11, 2010)
    · Дистанционное JTAG-тестирование («КиТ» № 12, 2010)
    · Кому понадобится новый стандарт IEEE 1687? («КиТ» № 01, 2011)
    · Взаимосвязь стандартов тестирования IEEE P1687 и IEEE 1149.7 («КиТ» № 02, 2011)
    · Техническая диагностика цифровых устройств («КиТ» № 03, 2011)
    · FPGA и ПЛИС в JTAG-тестировании («КиТ» № 04, 2011)
    · Система JTAG-тестирования onTAP («КиТ» № 05, 2011)
    · Внутрисхемное программирование и JTAG-цепочки («КиТ» № 06, 2011)
    · Снова о внутрисхемном тестировании ICT («КиТ» № 07, 2011)
    · Снова о внутрисхемном тестировании (продолжение) («КиТ» № 08, 2011)
    · Еще раз о внутрисхемном тестировании (окончание) («КиТ» № 09, 2011)
    · Тестирование ICT: векторное или безвекторное? («КиТ» № 11, 2011)
    · Введение в технологию IEEE Std. 1581 тестирования ЗУ (1) («КиТ» № 07, 2012)
    · Введение в технологию IEEE Std. 1581 тестирования ЗУ (2) («КиТ» № 08, 2012)




 

Карта сайта | О нас | Услуги | Софт & хард | JTAG-Библиотека | Партнеры и заказчики | Поддержка | onTAP | Контакты | Монография
Написать вебмастеру
© JTAG.ТЕСТ, 2009.
Все права защищены.