JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT
В JTAG мы знаем все!
«... Мы говорим JTAG, подразумеваем — ТЕСТ,
мы говорим ТЕСТ, подразумеваем — JTAG!»

Тестопригодное проектирование
и сравнительные характеристики внутрисхемного тестирования ICT

Шестнадцатая статья цикла

Ами Городецкий, к. т. н., гл. технолог, JTAG.TECT
Леонид Курилан, ген. директор, JTAG.TECT

       В шестнадцатой статье цикла «Основы технологии граничного сканирования и тестопригодного проектирования» анализируются принципы тестопригодного проектирования для внутрисхемного тестирования печатных плат, известного как ICT (In-Circuit Test), и приводятся сравнительные характеристики применения этой методики тестирования.

И тот, кто шел со мной,            
Пусть поспешит немного...

А. Макаревич

В предыдущей, пятнадцатой, статье цикла обсуждались основы технологии внутрисхемного тестирования (In-Circuit Testing, ICT), предполагающей в виде непременного условия наличие физического доступа ко внутренним цепям тестируемой ПП, осуществляемого при помощи контактных иголок, прижимаемых адаптером тестера к поверхности ПП. Реализация такого доступа на практике во времена, когда все или большинство ИС монтировались на ПП штыревым монтажом, плотность монтажа компонент была невысокой, а сам монтаж выполнялся только с одной стороны ПП, представлялась само собой разумеющейся и не требующей специального внимания или усилий. Контактные площадки для иголок ICT размещались довольно свободно, в качестве таких площадок использовались также переходные отверстия штыревого монтажа. Однако с увеличением плотности монтажа компонент с обеих сторон ПП, с переходом на технологии поверхностного монтажа (SMT) и при широком применении ИС в корпусах высокой степени интеграции весьма актуальными стали принципы тестопригодного проектирования ПП, как в отношении структур принципиальных схем, так и в плане физического размещения на обеих поверхностях ПП контактных площадок для иголок ICT.

Авторизоваться:

Логин (e-mail):
Пароль:
Регистрация / Забыли пароль?

Авторизоваться:

Логин (e-mail):
Пароль:
Регистрация / Забыли пароль?

ОСНОВЫ JTAG и DFT
    · Введение в технологию граничного сканирования
    · Регистры и команды граничного сканирования
    · Язык описания структур граничного сканирования
    · Основной формат ввода тест программ и тесты граничного сканирования
    · Тестопригодное проектирование схем для граничного сканирования
    · Системы поддержки граничного сканирования ScanWorks и ScanExpress
    · Системы поддержки граничного сканирования ProVision и onTAP
    · Введение в аналоговый стандарт граничного сканирования IEEE 1149.4
    · Программы ГС-тестирования современных печатных плат в примерах
    · Стандарт граничного сканирования IEEE 1149.6 для дифференциальных цепей
    · Аппаратное обеспечение систем поддержки ГС ScanWorks и ScanExpress
    · Аппаратное обеспечение системы onTAP фирмы Flynn Systems
    · Аппаратное обеспечение системы ProVision фирмы JTAG Technologies
    · Программное обеспечение прогона тест-программ граничного сканирования
    · Введение во внутрисхемное тестирование
    · Тестопригодное проектирование и сравнительные характеристики внутрисхемного тестирования ICT
    · Основы технологии JTAG и тестопригодного проектирования в вопросах и ответах
    · Расширенное обсуждение JTAG-стандарта IEEE 1149.6
    · Система разработки и прогона JTAG-тестов фирмы ХJTAG
    · Внутрисхемное конфигурирование микросхем ПЛМ и FPGA в стандарте IEEE 1532
    · Новый двухконтактный JTAG-порт: стандарт IEEE 1149.7
    · Cтандарт тестопригодного проектирования микросхем IEEE Р1687
    · Новый стандарт JTAG-тестирования пассивных компонент IEEE P1149.8.1
    · Введение в стандарт IEEE 1500 для тестопригодного проектирования СнК (Часть 1)




 

Карта сайта | О нас | Услуги | Софт & хард | JTAG-Библиотека | Партнеры и заказчики | Поддержка | onTAP | Контакты | Монография
Написать вебмастеру
© JTAG.ТЕСТ, 2009.
Все права защищены.