JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT
В JTAG мы знаем все!
«... Мы говорим JTAG, подразумеваем — ТЕСТ,
мы говорим ТЕСТ, подразумеваем — JTAG!»

Основной формат ввода тест-программ и тесты граничного сканирования

Четвертая статья цикла

Ами Городецкий, к. т. н., гл. технолог, JTAG.TECT
Леонид Курилан, ген. директор, JTAG.TECT

       В предлагаемой вниманию читателей журнала четвертой статье серии «Основы технологии граничного сканирования и тестопригодного проектирования» рассматривается SVF — основной формат ввода тест-программ ГС, наиболее употребимые типы тестов граничного сканирования, а также принцип внутрисхемного программирования и его связь с протоколом ГС. Аббревиатуры, названия сигналов, регистров и состояний ТАР, введенные в предыдущих статьях серии, использованы здесь в основном без дополнительных ссылок

Мы узнали такое количество правил, что не можем начать игру...

А. Макаревич

Последовательный векторный формат (Serial Vector Format, SVF) представляет собой средство высокоуровневых описаний протокола контроллера ТАР, а также основной и универсальный формат ввода тест-программ в структуры ГС. Формат SVF разработан в 1991 году совместно компаниями Texas Instruments и Teradyne специально для применения в ГС и представляет своего рода программный интерфейс, обеспечивающий независимость представления протокола ТАР и формата ввода тест-программ от программной системы разработки тестов ГС. Это, в сущности, привело к тому, что различные выходные форматы различных АСГТ [1] имеют общий уровень (формат SVF), к которому каждый из этих частных форматов приводится в результате компиляции. Таким образом, трансляция тест-программы любой АСГТ на уровень контактов и команд структуры ГС всегда реализуется только посредством компилятора формата SVF.

Протокол контроллера ТАР стандарта IEEE 1149.1, как мы могли убедиться в [2,3], представляет собою совокупность операций ГС и переходов между состояниями, определяемых диаграммой состояний ТАР. Вместо того, чтобы описывать переходы между состояниями ТАР в соответствии с каждым пульсом TCK, формат SVF описывает лишь переходы между состояниями, конечными для выполнения той или иной команды, с указанием данных, используемых при каждом таком переходе. Иначе говоря, ввод некоторой команды и связанного с нею тест-вектора через контакт TDI описывается указанием на данные, участвующие в этом процессе, и на конечное состояние ТАР, которое в результате должно быть достигнуто. При этом некоторые состояния ТАР, такие как Update, Capture, Pause (как -IR, так и -DR) лишь подразумеваются, но никак не описываются в явном виде.

Авторизоваться:

Логин (e-mail):
Пароль:
Регистрация / Забыли пароль?

Авторизоваться:

Логин (e-mail):
Пароль:
Регистрация / Забыли пароль?

ОСНОВЫ JTAG и DFT
    · Введение в технологию граничного сканирования
    · Регистры и команды граничного сканирования
    · Язык описания структур граничного сканирования
    · Основной формат ввода тест программ и тесты граничного сканирования
    · Тестопригодное проектирование схем для граничного сканирования
    · Системы поддержки граничного сканирования ScanWorks и ScanExpress
    · Системы поддержки граничного сканирования ProVision и onTAP
    · Введение в аналоговый стандарт граничного сканирования IEEE 1149.4
    · Программы ГС-тестирования современных печатных плат в примерах
    · Стандарт граничного сканирования IEEE 1149.6 для дифференциальных цепей
    · Аппаратное обеспечение систем поддержки ГС ScanWorks и ScanExpress
    · Аппаратное обеспечение системы onTAP фирмы Flynn Systems
    · Аппаратное обеспечение системы ProVision фирмы JTAG Technologies
    · Программное обеспечение прогона тест-программ граничного сканирования
    · Введение во внутрисхемное тестирование
    · Тестопригодное проектирование и сравнительные характеристики внутрисхемного тестирования ICT
    · Основы технологии JTAG и тестопригодного проектирования в вопросах и ответах
    · Расширенное обсуждение JTAG-стандарта IEEE 1149.6
    · Система разработки и прогона JTAG-тестов фирмы ХJTAG
    · Внутрисхемное конфигурирование микросхем ПЛМ и FPGA в стандарте IEEE 1532
    · Новый двухконтактный JTAG-порт: стандарт IEEE 1149.7
    · Cтандарт тестопригодного проектирования микросхем IEEE Р1687
    · Новый стандарт JTAG-тестирования пассивных компонент IEEE P1149.8.1
    · Введение в стандарт IEEE 1500 для тестопригодного проектирования СнК (Часть 1)




 

Карта сайта | О нас | Услуги | Софт & хард | JTAG-Библиотека | Партнеры и заказчики | Поддержка | onTAP | Контакты | Монография
Написать вебмастеру
© JTAG.ТЕСТ, 2009.
Все права защищены.