JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT
В JTAG мы знаем все!
«... Мы говорим JTAG, подразумеваем — ТЕСТ,
мы говорим ТЕСТ, подразумеваем — JTAG!»

Обзор рынка


JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT

Круг заказчиков, клиентов и партнеров компании JTAG.ТЕСТ весьма обширен и охватывает весь спектр фирм и организаций, специализирующихся как на разработке электронных плат и узлов, так и на их производстве (контрактном и собственном), сборке, отладке, и т.д., в следующих областях:

  • компьютеры и другая вычислительная техника;
  • оборудование для связи и коммуникации;
  • бытовая электроника;
  • электрооптика и фотоника;
  • медицинская и научная электроника;
  • электроника для транспорта;
  • электроника по специальным заказам.

Современная электроника России и СНГ характеризуется все более углубленным и разветвленным применением современных технологий тестирования для обеспечения высокого качества разрабатываемых и производимых изделий, диктуемого требованиями рынка. Наряду с широко применяемыми в мировой практике средствами структурного внутрисхемного тестирования на тестерах ICT, все более широкое распространение получает также тестирование в технологиях граничного сканирования (JTAG). Рынок услуг по тестированию электроники, а также аппаратных и программных средств для их поддержки, в мировой практике характеризуется устойчивым ростом из года в год, а в условиях возрождения российской электроники следует ожидать его взрывообразного роста в ближайшее время.

Активность этого сегмента рынка электроники связана с рядом экономических и технических факторов, среди которых стремление производителей электроники снизить стоимость их изделий и значительно сократить время тестирования с одновременным существенным поднятием уровня покрытия дефектов при поиске неисправностей. Максимальная автоматизация процессов тестирования призвана обеспечить увеличение производительности при сборке изделий электроники и гарантировать их высокое качество.

Все более пристальное внимание производителей электроники к технологиям граничного сканирования (ГС, JTAG) для обеспечения тестирования обусловлено следующими факторами:

  • ограниченность доступа к плате для средств тестирования и необходимость сокращения числа контрольных точек на поверхности современных плат, плотность монтажа которых непрерывно возрастает;
  • постоянное увеличение числа сложных и специализированных цифровых и гибридных микросхем;
  • все большая применимость микросхем в корпусах BGA и им подобных супер-миниатюрных корпусах;
  • возрастающая роль внутрисхемного программирования (конфигурирования) и прожига микросхем (ПЛМ, FPGA, флэши), определяющих функциональность плат и систем, а также их перепрограммирования на объекте эксплуатации;
  • уникальные возможности технологий граничного сканирования для тестирования кросс-плат, интеграции систем и блоков, а также обеспечения тестового обслуживания на объекте эксплуатации, в том числе дистанционного;
  • необходимость резкого сокращения времени производства плат.

Вот краткий список лишь некоторых из российских и международных компаний, тесно сотрудничающих с нами, которые представлены также на рынке электроники России:


JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT
JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT
JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT
JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT JTAG.ТЕСТ - технологии граничного сканирования, методики тестопригодного проектирования, JTAG, ICT, DFT


English

NEWS-рассылка


Скачать БЕСПЛАТНО
JTAG-систему onTAP
на 30 дней!

Отзывы о нас

Новости JTAG-Библиотеки

22.04.2013 г.
Мы рады информировать наших друзей,
что исправленная редакция монографии д-ра Ами Городецкого
«ВВЕДЕНИЕ В ТЕХНОЛОГИИ JTAG И DFT. ТЕСТИРОВАНИЕ В ТЕХНОЛОГИЯХ ГРАНИЧНОГО СКАНИРОВАНИЯ И ТЕСТОПРИГОДНОЕ ПРОЕКТИРОВАНИЕ»
вышла в издательстве PALMARIUM ACADEMIC PUBLISHING, GERMANY. Книгу можно приобрести здесь.
Или — через наш сайт, с небольшой скидкой.
Пишите на info@jtag-test.ru
07.05.2012 г.
Мы с удовольствием сообщаем нашим читателям и подписчикам, что в немецком академическом издательстве Palmarium в Саарбрюккене, Германия, вышла в свет монография д-ра Ами Городецкого «Введение в технологии JTAG и DFT. Тестирование в технологиях граничного сканирования и тестопригодное проектирование», 2012, Palmarium Academic Publishing, Germany, ISBN 978-3-8473-9324-5.

Новости JTAG.ТЕСТ

08.08.2013 г.
Выложена для скачивания обновленная версия (4965) бесплатного графического поисковика Test Fault Locator.
07.08.2013 г.
Выложена для скачивания обновленная версия (4942) бесплатного графического поисковика Test Fault Locator.
22.04.2013 г.
К сайту подключена новая страница с описанием нашего нового программного продукта Test Fault Locator.
08.07.2012 г.
К сайту подключена новая страница с описанием нашего нового программно-аппаратного продукта JTAG Overseer

Пресс-релизы

Разработан, произведен и полностью доступен новый аппаратный модуль JEMIO-LVDS — эффективное дополнение к модулю JEMIO. В полной конфигурации модуль JEMIO-LVDS обеспечивает 36 LVDS-входных каналов и 36 LVDS-выходных каналов, плюс 2 TTL I/O канала и может быть соответственно конфигурирован по желанию пользователя. Подробности см. здесь.
Разработан, произведен и полностью доступен новейший модуль для кластерного JTAG-тестирования цепей miniPCI. В полной конфигурации модуль JEM_MiniPCI-T III обеспечивает тестирование 83-х PCI и резервных каналов, 33-х линий земли и питания, а также нескольких конфигурируемых петлевых соединений. Подробности см. здесь.
Разработан, произведен и полностью доступен новейший модуль для тестирования памяти типа UDIMM (DDR3 Unbuffered DIMM). Примеры модулей памяти DDR3 — MT18JSF25672AZ — 2GB, MT18JSF51272AZ — 4GB. Подробности — см. здесь.


 

Карта сайта | О нас | Услуги | Софт & хард | JTAG-Библиотека | Партнеры и заказчики | Поддержка | onTAP | Контакты | Монография
Написать вебмастеру
© JTAG.ТЕСТ, 2009.
Все права защищены.